新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 高速突發(fā)模式誤碼測(cè)試儀的FPGA實(shí)現(xiàn)方案

高速突發(fā)模式誤碼測(cè)試儀的FPGA實(shí)現(xiàn)方案

作者: 時(shí)間:2010-08-09 來(lái)源:網(wǎng)絡(luò) 收藏

控制程序包含的函數(shù)主要有GPIO驅(qū)動(dòng)、UART驅(qū)動(dòng)、LCD驅(qū)動(dòng)、GTP DRP屬性的讀改寫(xiě)函數(shù)、BERT的控制和狀態(tài)讀取函數(shù)、誤碼率計(jì)算函數(shù)、主函數(shù)等。主函數(shù)提供一個(gè)用戶(hù)與交互的平臺(tái),其流程如圖5所示。

本文引用地址:http://2s4d.com/article/191631.htm

在上電或復(fù)位后,系統(tǒng)初始化LCD和UART,并加載上次保存的用戶(hù)設(shè)置以初始化BERT。然后進(jìn)入主菜單,主菜單上可以通過(guò)選擇相應(yīng)選項(xiàng)進(jìn)入相應(yīng)的操作。通過(guò)讀取誤碼測(cè)試加載的上次保存的用戶(hù)設(shè)置,核對(duì)本次用戶(hù)需要的設(shè)置是否與上次保存的設(shè)置相同,如果不同可以返回主菜單,從主菜單進(jìn)入相應(yīng)的設(shè)置操作,進(jìn)行參數(shù)的修改。修改完畢后,如果用戶(hù)要保存本次設(shè)置,可以進(jìn)行保存再返回主界面;如果不需要保存,則直接返回主界面。從主界面上可以選擇誤碼測(cè)試顯示進(jìn)入誤碼測(cè)試結(jié)果顯示界面,在顯示誤碼測(cè)試結(jié)果前,控制程序會(huì)先進(jìn)行計(jì)算誤碼率,以保證實(shí)時(shí)顯示誤碼測(cè)試結(jié)果。

4 系統(tǒng)驗(yàn)證與設(shè)計(jì)總結(jié)
為了驗(yàn)證系統(tǒng)的性能,分別用該儀器做了自環(huán)測(cè)試和對(duì)1.25 GHz GPON系統(tǒng)突發(fā)式光接收模塊的誤碼測(cè)試。在自環(huán)測(cè)試中,發(fā)送的數(shù)據(jù)不通過(guò)光路直接送到BMCDR的接收端。測(cè)試結(jié)果表明,在電信號(hào)信道中誤碼測(cè)試系統(tǒng)自身不會(huì)誤碼。在對(duì)1.25 GHz GPON系統(tǒng)突發(fā)式光接收模塊測(cè)試過(guò)程中,采用兩個(gè)步驟的測(cè)試。步驟1中,按圖1連接誤碼測(cè)試系統(tǒng),兩路數(shù)據(jù)包信號(hào)0UN#1和0UN#2都不經(jīng)過(guò)可變光衰減器的衰減,經(jīng)光合路器合路后的光信號(hào)中所有包信號(hào)幅值一致,用以驗(yàn)證誤碼測(cè)試系統(tǒng)光路中是否產(chǎn)生誤碼,實(shí)驗(yàn)結(jié)果同樣驗(yàn)證了誤碼測(cè)試系統(tǒng)自身不會(huì)產(chǎn)生誤碼。步驟2中,對(duì)一路數(shù)據(jù)包信號(hào)進(jìn)行不同幅度的衰減,使光合路器輸出的光信號(hào)存在幅值的跳變,并在兩路數(shù)據(jù)包信號(hào)存在不同幅值跳變的情況下,分別測(cè)試突發(fā)式光接收模塊的誤碼性能。試驗(yàn)中使用的被測(cè)突發(fā)式光接收模塊強(qiáng)包弱包幅度相差20 dB,保護(hù)時(shí)間為32位,速率為1.248 8 Gbps的情況下誤碼率低于10-12。,說(shuō)明此誤碼測(cè)試系統(tǒng)具有較好的性能。


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉