PCB設(shè)計(jì)中的問(wèn)題解析
28、在高速PCB 設(shè)計(jì)原理圖設(shè)計(jì)時(shí),如何考慮阻抗匹配問(wèn)題?
在設(shè)計(jì)高速PCB 電路時(shí),阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系,例如是走在表面(microstrip)或內(nèi)層(stripline/double stripline),與參考層(電源層或地層)的距離,走線寬度,PCB 材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說(shuō)要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無(wú)法考慮到一些阻抗不連續(xù)的布線情況,這時(shí)候在原理圖上只能預(yù)留一些terminators(端接),如串聯(lián)電阻等,來(lái)緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問(wèn)題的方法還是布線時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。
29、哪里能提供比較準(zhǔn)確的IBIS 模型庫(kù)?
IBIS 模型的準(zhǔn)確性直接影響到仿真的結(jié)果?;旧螴BIS 可看成是實(shí)際芯片I/O buffer 等效電路的電氣特性資料,一般可由SPICE 模型轉(zhuǎn)換而得 (亦可采用測(cè)量,但限制較多),而SPICE的資料與芯片制造有絕對(duì)的關(guān)系,所以同樣一個(gè)器件不同芯片廠商提供,其SPICE 的資料是不同的,進(jìn)而轉(zhuǎn)換后的IBIS 模型內(nèi)之資料也會(huì)隨之而異。也就是說(shuō),如果用了A 廠商的器件,只有他們有能力提供他們器件準(zhǔn)確模型資料,因?yàn)闆](méi)有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來(lái)的。如果廠商所提供的IBIS 不準(zhǔn)確, 只能不斷要求該廠商改進(jìn)才是根本解決之道。
30、在高速PCB 設(shè)計(jì)時(shí),設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI 的規(guī)則呢?
一般EMI/EMC 設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(30MHz). 所以不能只注意高頻而忽略低頻的部分.
一個(gè)好的EMI/EMC 設(shè)計(jì)必須一開(kāi)始布局時(shí)就要考慮到器件的位置, PCB 迭層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒(méi)有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器, 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲. 另外, 注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loopimpedance 盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當(dāng)?shù)倪x擇PCB 與外殼的接地點(diǎn)(chassis ground)。
31、如何選擇EDA 工具?
目前的pcb 設(shè)計(jì)軟件中,熱分析都不是強(qiáng)項(xiàng),所以并不建議選用,其它的功能1.3.4 可以選擇PADS 或Cadence 性能價(jià)格比都不錯(cuò)。PLD 的設(shè)計(jì)的初學(xué)者可以采用PLD 芯片廠家提供的集成環(huán)境,在做到百萬(wàn)門(mén)以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。
32、請(qǐng)推薦一種適合于高速信號(hào)處理和傳輸?shù)腅DA 軟件。
常規(guī)的電路設(shè)計(jì),INNOVEDA 的 PADS 就非常不錯(cuò),且有配合用的仿真軟件,而這類(lèi)設(shè)計(jì)往往占據(jù)了70%的應(yīng)用場(chǎng)合。在做高速電路設(shè)計(jì),模擬和數(shù)字混合電路,采用Cadence的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件,當(dāng)然Mentor 的性能還是非常不錯(cuò)的,特別是它的設(shè)計(jì)流程管理方面應(yīng)該是最為優(yōu)秀的。
33、對(duì)PCB 板各層含義的解釋
Topoverlay ----頂層器件名稱(chēng), 也叫 top silkscreen 或者 top component legend, 比如 R1 C5,IC10.bottomoverlay----同理multilayer-----如果你設(shè)計(jì)一個(gè)4 層板,你放置一個(gè) free pad or via, 定義它作為multilay 那么它的pad 就會(huì)自動(dòng)出現(xiàn)在4 個(gè)層上,如果你只定義它是top layer, 那么它的pad 就會(huì)只出現(xiàn)在頂層上。
34、2G 以上高頻PCB 設(shè)計(jì),走線,排版,應(yīng)重點(diǎn)注意哪些方面?
2G 以上高頻PCB 屬于射頻電路設(shè)計(jì),不在高速數(shù)字電路設(shè)計(jì)討論范圍內(nèi)。而射頻電路的布局(layout)和布線(routing)應(yīng)該和原理圖一起考慮的,因?yàn)椴季植季€都會(huì)造成分布效應(yīng)。而且,射頻電路設(shè)計(jì)一些無(wú)源器件是通過(guò)參數(shù)化定義,特殊形狀銅箔實(shí)現(xiàn),因此要求EDA工具能夠提供參數(shù)化器件,能夠編輯特殊形狀銅箔。Mentor 公司的boardstation 中有專(zhuān)門(mén)的RF 設(shè)計(jì)模塊,能夠滿足這些要求。而且,一般射頻設(shè)計(jì)要求有專(zhuān)門(mén)射頻電路分析工具,業(yè)界最著名的是agilent 的eesoft,和Mentor 的工具有很好的接口。
評(píng)論