基于FPGA的數字幅頻均衡功率放大器的解決方案

　　采用Tina 仿真軟件中的Signal Analyzer 測得帶阻網絡輸出信號的幅頻特性如圖2 所示。

圖2 帶阻網絡輸出信號的幅頻特性

　　2.3 數字信號均衡處理模塊電路設計

　　均衡技術的實質是在某種優(yōu)化規(guī)則下完成隨機信號的最優(yōu)濾波。因此信號的幅頻均衡問題即轉變?yōu)闉V波器的設計問題。在大多數使用均衡器的通信系統(tǒng)中，信道特性是未知的；并且在許多情況下，信道響應是時變的，在這種情況下，應將均衡器設計成對信道響應是可調的；對時變信道，應設計成對信道響應的時變是自適應的。所以自適應均衡器在通信系統(tǒng)中得到普遍應用。但本賽題中，因為其采用帶阻網絡模擬實際的信道，但帶阻網絡中所有器件參數均為固定值，不存在時變問題，故設計的濾波器系數無需自適應。

　　均衡模塊采用Altera 公司的CycloneII 系列FPGA 作為信號濾波處理的核心； A/D 轉換模塊采用TI 的高速8 位A/D 轉換器TLC5540，它的最高轉換速率可達每秒40 兆字節(jié)；D/A 模塊采用10 位高速轉換芯片THS5651。

　　為實現對如圖2 所示的衰減進行補償，均衡模塊采用了截止頻率均為400HZ 的低通濾波器和高通濾波器的疊加。濾波器組原理圖如圖3 所示。

　　2.4 功率放大電路設計

　　根據題目要求,末級功率放大電路采用分立的大功率MOS 管實現,與分立的OCL 低功放相比，MOS 管功放具有激勵功率小，輸出功率大，輸出漏極電流具有負溫度系數，安全可靠，且有工作頻率高，偏置簡單等優(yōu)點。電路如圖3所示，以運放的輸出作為OCL 的輸入，達到抑制零點漂移的效果。此方案中用三極管來驅動MOS 管，集基極間的電容C4、C5 為高頻防振電容。（注：圖中數據為參考數值）

圖3 MOS 管功率放大器