基于FPGA數(shù)據(jù)流控制動態(tài)可重構(gòu)的實(shí)現(xiàn)
加入技術(shù)交流群
3 可重構(gòu)系統(tǒng)的單元結(jié)構(gòu)搭建
根據(jù)4輸入LUT的結(jié)構(gòu)原理，本電路選用2個4輸入的MUX用來選擇與非門的輸入端口，然后用1個2輸入的MUX選擇數(shù)據(jù)的輸出，3個MUX的選擇位分別用SelB[1，0]，SelA[1，0]，Sel-out控制，移位寄存器作為5位串行二進(jìn)制數(shù)的緩存，如圖6所示?？芍?，與非門可以通過東西南北4輸入的選擇組成各種數(shù)字電路，這種單元結(jié)構(gòu)可以繼續(xù)擴(kuò)展為2×2或更多單元，實(shí)現(xiàn)復(fù)雜的數(shù)字電路。這里演示單元結(jié)構(gòu)形成的與門和或門的簡單結(jié)構(gòu)，進(jìn)一步說明可重構(gòu)的可實(shí)現(xiàn)性。本文引用地址：http://2s4d.com/article/191232.htm
當(dāng)產(chǎn)生數(shù)據(jù)流經(jīng)過緩存進(jìn)行重構(gòu)電路后，可以看到新的熟悉電路所實(shí)現(xiàn)的功能，如圖7所示。通過觀察輸入和輸出端的關(guān)系，測試得到所需電路的最佳方案，即可下載到硬件，完成所需任務(wù)。
4 硬件平臺結(jié)構(gòu)
硬件結(jié)構(gòu)是基于單片機(jī)與FPGA的通信。Mcu選擇MSP430，通過RS232和FPGA進(jìn)行通信，PC機(jī)通過JTAG接口向中心芯片下載程序。外圍設(shè)備中，選擇2個8位LED，4位輸入按鍵，1個12864液晶顯示，預(yù)留32位的擴(kuò)展接口。如圖8所示，FPGA選擇的是Ahera的EP1C16Q240C8。
5 結(jié)束語
實(shí)施電路可重構(gòu)技術(shù)，已成為計算系統(tǒng)研究中的新熱點(diǎn)，使硬件逐漸軟件化，通過微處理器結(jié)合多個FPGA對其進(jìn)行配置，實(shí)現(xiàn)動態(tài)局部可重構(gòu)，具有較強(qiáng)的通用性和自適應(yīng)性，適用于模塊化設(shè)計。本文基于5 bit數(shù)據(jù)流，實(shí)現(xiàn)了FPGA的部分動態(tài)可重構(gòu)，可以實(shí)時生成所需要的硬件結(jié)構(gòu)。動態(tài)可重構(gòu)可以充分利用可重配置硬件，尤其是可重配置計算方面。該技術(shù)在理論上有較大發(fā)展，F(xiàn)PGA未來的發(fā)展方向之一就是做支持動態(tài)可配置的SOPC硬件。
評論