基于FPGA的二值圖像連通域快速標(biāo)記

3 FPGA實(shí)驗(yàn)結(jié)果
為了能夠仿真該算法的硬件可實(shí)現(xiàn)性和正確性，利用Matlab 7．1和ModelSim 6．5a進(jìn)行混合仿真。通過利用Simulink中Link for ModelSim模塊建立Matlab和ModelSim混合仿真的VHDL協(xié)同仿真模型，如圖7所示。

通過Matlab讀入1幅128×128的二值圖像，經(jīng)VHDL Cosimulation處理后，存到Matlab的工作窗口。然后，通過Matlab把圖像數(shù)據(jù)還原成圖像矩陣顯示出來，仿真結(jié)果如圖8所示。采用XIUNX的ML506開發(fā)板對本文的算法進(jìn)行了驗(yàn)證，在33 MHz工作時鐘下，單片FPGA能完成1 000 f／s的128×128的二值圖像標(biāo)記。實(shí)驗(yàn)結(jié)果表明本文提出的適于FPGA實(shí)現(xiàn)的二值圖像連通域快速標(biāo)記算法能滿足實(shí)時性要求。

4 結(jié)語
圖像連通域標(biāo)記是目標(biāo)跟蹤與識別圖像處理系統(tǒng)中的重要環(huán)節(jié)。由于圖像的數(shù)據(jù)運(yùn)算量大，利用軟件來實(shí)現(xiàn)難以滿足系統(tǒng)的實(shí)時性。本文介紹的適于FPGA實(shí)現(xiàn)的連通域快速標(biāo)記算法能夠?qū)Χ祱D像以自然數(shù)順序?qū)D像連通區(qū)域進(jìn)行快速標(biāo)記。軟件仿真和硬件實(shí)現(xiàn)結(jié)果表明，本文介紹的連通域快速標(biāo)記算法能夠?qū)Υ嬖趶?fù)雜連通關(guān)系的二值圖像進(jìn)行正確標(biāo)記。該設(shè)計只采用單片F(xiàn)PGA實(shí)現(xiàn)，電路結(jié)構(gòu)簡單，大大節(jié)約了硬件資源，體積小，易于實(shí)現(xiàn)。對于較大的圖像的連通域快速標(biāo)記，只需在FPGA外接存儲器就能夠?qū)崿F(xiàn)。