基于Nios II處理器的SVPWM IP Core設(shè)計(jì)

摘要 為降低FPGA實(shí)現(xiàn)3電平SVPWM算法的復(fù)雜性，減小SVPWM模塊所占用的資源，文中利用正弦函數(shù)和余弦函數(shù)的關(guān)系，采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實(shí)現(xiàn)了算法的硬件設(shè)計(jì)，并封裝成IP核以方便設(shè)計(jì)復(fù)用，在Altera公司的DE2開發(fā)板上進(jìn)行了設(shè)計(jì)驗(yàn)證，體現(xiàn)了SOPC嵌入式系統(tǒng)的靈活性和擴(kuò)展性。
關(guān)鍵詞 有源逆變；SVPWM；IP Core；SOPC

電壓空間矢量脈沖寬度調(diào)制(SVPWM)具有諧波小、直流電壓利用率高等特點(diǎn)，因而廣泛應(yīng)用于具有高效、節(jié)能特性的有源逆變中。由于SVPWM物理概念清晰、控制算法簡單、數(shù)字化實(shí)現(xiàn)方便。因此通常用微控制器(MCU)或數(shù)字信號(hào)處理器(DSP)實(shí)現(xiàn)，使用MCU實(shí)現(xiàn)具有較大的靈活性，但速度受到一定限制；使用DSP實(shí)現(xiàn)雖可以提高開關(guān)頻率，但兩者都有開發(fā)時(shí)間相對(duì)較長、CPU占用率高的缺點(diǎn)。文中提出了一種基于FPGA的SVPWM硬件實(shí)現(xiàn)方案，文中方案與其他硬件設(shè)計(jì)方案相比電路結(jié)構(gòu)簡單、占用FPGA資源少、便于和MCU／DSP接口。由于采用基于FPGA的硬件電路設(shè)計(jì)，因此大大降低了對(duì)MCU／DSP速度的要求，同時(shí)減小了編程工作量。

1 SVPWM基本原理
1．1 參考電壓矢量的合成
三相逆變橋電路如圖1所示，其中6個(gè)開關(guān)管受3組互補(bǔ)脈沖控制，總共有8種可能的開關(guān)組合，對(duì)應(yīng)于8種基本空間電壓矢量

V7=V8=0 (2)
其中6種是非零基本空間電壓矢量，另外2種是零空間電壓矢量。當(dāng)逆變器單獨(dú)輸出6種基本電壓空間矢量時(shí)，電動(dòng)機(jī)定子磁鏈?zhǔn)噶渴付说倪\(yùn)動(dòng)軌跡就是一個(gè)正六邊形，如圖2中實(shí)線所示。采用8個(gè)基本電壓矢量實(shí)現(xiàn)目標(biāo)電壓矢量的合成，即在一個(gè)開關(guān)周期內(nèi)通過對(duì)基本電壓矢量進(jìn)行組合，使其平均值與給定電壓矢量相等。具體而言，某區(qū)域中的電壓矢量可由組成這個(gè)區(qū)域的2個(gè)相鄰的非零矢量及零矢量的不同作用時(shí)間來合成。矢量的作用時(shí)間可以一次施加，也可以在一個(gè)采樣周期內(nèi)分多次施加，通過控制各個(gè)電壓矢量的作用時(shí)間，使電壓空間矢量接近按圓軌跡旋轉(zhuǎn)，如圖2中虛線所示，從而使磁通逼近基準(zhǔn)磁鏈圓，產(chǎn)生恒定的電磁轉(zhuǎn)矩。