新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于Nios II處理器的SVPWM IP Core設計

基于Nios II處理器的SVPWM IP Core設計

作者: 時間:2012-03-09 來源:網絡 收藏


2 設計
結構框圖如圖4所示。整個系統(tǒng)由總線接口、PWM可逆計數、分頻、ROM地址生成、正弦值存儲、時序控制、乘法器及死區(qū)發(fā)生器等模塊構成。

本文引用地址:http://2s4d.com/article/190673.htm

h.jpg


(1)寄存器組。
寄存器組提供了該 與CPU交換信息的通道。當采用II作為微控制器時,用戶可以通過Avalon總線采用基地址+偏移量的方式訪問IP Core內部的6個寄存器,如表2所示。

g.jpg



關鍵詞: SVPWM Nios Core IP

評論


相關推薦

技術專區(qū)

關閉