基于FPGA和ARM的彩色圖像處理系統(tǒng)

系統(tǒng)配置完畢后，便可進行圖像數據的采集。圖4和圖5是數據采集與輸出的時序圖。其中VSYNC是場同步信號。HREF是水平同步信號。 PCLK是象素數據輸出同步信號。HREF為高時即可開始有效數據采集，而PCLK下降沿的到來則表明數據的產生，PCLK每出現一個下降沿，系統(tǒng)便傳輸一位數據。在HREF為高電平期間，系統(tǒng)共可傳輸640位數據。在一幀圖像中，即VSYNC為低電平期間，HREF會出現480次高電平。而下一個 VSYNC信號上升沿的到來則表明分辨率640×480的圖像采集過程的結束。

3.2 FPGA與ARM的數據交換

FPGA內部用一個8 KByte雙口SRAM作為圖像存儲區(qū)。為了實現圖像數據的實時采集與處理，應使圖像數據的采集與外部圖像數據的讀取同時進行。因此本系統(tǒng)采用雙緩存結構。實現方法是把8 KB的SRAM劃分成兩個大小為4 KB的SRAM(設為SRAM1和SRAM2)，每片SRAM一次存儲六行圖像數據。這樣，在同一時刻，一片可用于存儲圖像數據，另一片可用于外部ARM 對圖像數據的讀取。兩塊SRAM存儲區(qū)乒乓式切換。當圖像數據寫滿SRAM1時，FPGA向ARM發(fā)送一個中斷信號，之后，ARM響應中斷并讀取 SRAM1中的圖像數據，同時將其寫入到SDRAM中。之后，圖像傳感器的數據將寫入SRAM2，當圖像數據寫滿SRAM2時，FPGA也向ARM發(fā)送一個中斷信號。ARM響應中斷并讀取SRAM2中的圖像數據．同時將其寫人到SDRAM中。之后，圖像傳感器的數據將再次寫入SRAM1。

3.3 以太網數據傳輸的實現