基于PROTEL的高速PCB設(shè)計

（4）高頻電路布線，要注意信號線進距離平行走線所引入的“交叉干擾”即串?dāng)_。若無法避免平行分布，可在平行信號線的反面布置大面積“地”

來大幅度減少干擾。同一個層內(nèi)的平行走線幾乎無法避免，但是在相鄰的兩個層，走線的方向務(wù)必取為相互垂直， 這在PROTEL 中不難做到但卻容易忽視。在“Design” 菜單“rules” 中的“RoutingLayers”中Toplayer 選擇Horizontal，BottomLayer 選擇Vertical。除此之外，在“place”中提供了“Polygonplane”

的功能，即多邊形柵格銅箔面，如果在放置時，就把多邊形取為整個印制電路板的一個面， 并把此敷銅與電路的GND 連通，這樣就能提高高頻抗干擾能力，還對散熱、印板強度等有較大的好處。

（5）對特別重要的信號線或局部單元實施地線包圍的措施。在“Tools”中提供了“outline selectedobjects”， 利用此功能可以自動地對所選定的重要信號線進行“包地”處理（如振蕩電路LT 和X1）。

（6）一般電路電源線與接地線設(shè)置要比信號線寬，可以利用“Design”菜單中的“Classes”對網(wǎng)絡(luò)進行分類，分為電源網(wǎng)絡(luò)與信號網(wǎng)絡(luò)，結(jié)合布線規(guī)則的設(shè)置就可以方便的進行電源線與信號線的線寬切換。

（7）各類走線不能形成環(huán)路，地線也不能形成電流環(huán)路。如果產(chǎn)生環(huán)路電路，將在系統(tǒng)中產(chǎn)生很大的干擾。對此可以采用菊花鏈的布線方式，能有效避免布線時形成環(huán)路、分枝或者形成樹樁，但是也會帶來不容易布線的問題。

（8）根據(jù)各種芯片的資料和設(shè)計，估算該電源線路所通過的電流，確定所需要的導(dǎo)線寬度。根據(jù)經(jīng)驗公式可以得到：W（線寬）≥L（mm／A）×I（A）。

根據(jù)電流大小，盡量加大電源線寬度，減少環(huán)路電阻。同時，使電源線、地線的走向與數(shù)據(jù)傳遞的方向一致，這樣有助于增強抗噪聲能力。需要時，電源線、接地線上可加用銅線繞制鐵氧體而成的高頻扼流器件，用來阻斷高頻噪聲的傳導(dǎo)。

（9）同一網(wǎng)絡(luò)的布線寬度應(yīng)該保持一致，線寬的變化會導(dǎo)致線路特性阻抗的不均勻， 當(dāng)傳輸?shù)乃俣容^高時，就會出現(xiàn)反射，在設(shè)計中應(yīng)該盡量避免。同時加大平行線的線寬，當(dāng)線的中心距不超過3 倍線寬時， 則可保持70％的電場不互相干擾，稱為3W 原則。這樣可以克服平行線帶來的分布電容與分布電感的影響。

4 電源線與地線的設(shè)計

為了解決高頻電路引進的電源噪聲和線路阻抗帶來的壓降， 必須充分考慮高頻電路中的電源供電系統(tǒng)的可靠性。一般有兩種解決方案：一是采用電源總線技術(shù)進行布線； 二是采用單獨的電源供電層。相比較而言，后者的制作工藝比較復(fù)雜，費用也比較昂貴。所以，可以采用網(wǎng)絡(luò)式的電源總線技術(shù)進行布線，使得每個元件屬于不同回路，網(wǎng)絡(luò)上每條總線上的電流趨于平衡， 減小線路阻抗引起的壓降問題。

高頻發(fā)射功率比較大，可以采用大面積敷銅，就近尋找低阻值接地面多點接地。因為，接地引線的感抗與頻率和長度成正比， 工作頻率高時將增加共地阻抗， 從而將增大共地阻抗產(chǎn)生的電磁干擾，所以要求地線的長度盡量短。盡量減小信號線的長度，增大地面回路的面積。

在芯片的電源與地端設(shè)置一個或者幾個高頻去耦電容， 為集成片的瞬變電流提供就近的高頻通道， 使電流不至于通過環(huán)路面積較大的供電線路，從而大大減小了向外輻射的噪聲。要選高頻信號好的獨石電容式瓷片電容作為去耦電容。用大容量的鉭電容或聚脂電容而不用電解電容作為電路充電的儲能電容。因為電解電容的分布電感較大，對高頻無效。使用電解電容時，要與高頻特性好的去耦電容成對使用。

5 其他高速電路設(shè)計技術(shù)

阻抗匹配是指負(fù)載阻抗與激勵源內(nèi)部阻抗互相適配，得到最大功率輸出的一種工作狀態(tài)。高速PCB 布線時，為了防止信號的反射，要求線路的阻抗為50 Ω。這是個大約的數(shù)字，一般規(guī)定同軸電纜基帶50 Ω，頻帶75 Ω，對絞線則為100 Ω，只是取整數(shù)而已，為了匹配方便。根據(jù)具體的電路分析采用并行AC 端接，使用電阻和電容網(wǎng)絡(luò)作為端接阻抗，端接電阻R 要小于等于傳輸線阻抗Z0，電容C必須大于100 pF， 推薦使用0．1UF 的多層陶瓷電容。電容有阻低頻、通高頻的作用，因此電阻R 不是驅(qū)動源的直流負(fù)載， 故這種端接方式無任何直流功耗。

串?dāng)_是指當(dāng)信號在傳輸線上傳播時， 因電磁耦合對相鄰的傳輸線產(chǎn)生不期望的電壓噪聲干擾。耦合分為容性耦合和感性耦合，過大的串?dāng)_可能引起電路的誤觸發(fā)，導(dǎo)致系統(tǒng)無法正常工作。根據(jù)串?dāng)_的一些特性， 可以歸納出幾種減小串?dāng)_的主要方法：

（1）加大線間距，減小平行長度，必要時采用jog 方式布線。

（2）高速信號線在滿足條件的情況下，加入端接匹配可以減小或消除反射，從而減小串?dāng)_。

（3）對于微帶傳輸線和帶狀傳輸線，將走線高度限制在高于地線平面范圍要求以內(nèi)， 可以顯著減小串?dāng)_。

（4）在布線空間允許的條件下，在串?dāng)_較嚴(yán)重的兩條線之間插入一條地線， 可以起到隔離的作用，從而減小串?dāng)_。

傳統(tǒng)的PCB 設(shè)計由于缺乏高速分析和仿真指導(dǎo)，信號的質(zhì)量無法得到保證，而且大部分問題必須等到制版測試后才能發(fā)現(xiàn)。這大大降低了設(shè)計的效率， 提高了成本， 在激烈的市場競爭下顯然是不利的。于是針對高速PCB 設(shè)計，業(yè)界人士提出了一種新的設(shè)計思路，成為“自上而下”的設(shè)計方法，經(jīng)過多方面的方針分析和優(yōu)化， 避免了絕大部分可能產(chǎn)生的問題,節(jié)省了大量的時間，確保滿足工程預(yù)算，產(chǎn)生高質(zhì)量的印制板，避免繁瑣而高耗的測試檢錯等。

利用差分線傳輸數(shù)字信號就是高速數(shù)字電路中控制破壞信號完整性因素的一項有效措施。在印制電路板上的差分線， 等效于工作在準(zhǔn)TEM 模的差分的微波集成傳輸線對，其中，位于PCB 頂層或底層的差分線等效于耦合微帶線， 位于多層PCB 內(nèi)層的差分線，等效于寬邊耦合帶狀線。數(shù)字信號在差分線上傳輸時是奇模傳輸方式， 即正負(fù)兩路信號的相位差是180°， 而噪聲以共模的方式在一對差分線上耦合出現(xiàn)， 在接受器中正負(fù)兩路的電壓或電流相減， 從而可以獲得信號消除共模噪聲。而差分線對的低壓幅或電流驅(qū)動輸出實現(xiàn)了高速集成低功耗的要求。

6 結(jié)束語

隨著電子技術(shù)的不斷發(fā)展， 了解信號完整性理論， 進而指導(dǎo)和驗證高速PCB 的設(shè)計是一件刻不容緩的事情。本文總結(jié)的一些經(jīng)驗可以幫助高速電路PCB 設(shè)計者縮短開發(fā)周期， 避免走不必要的彎路，節(jié)省人力物力。設(shè)計者要在實際的工作中不斷研究和探索，不斷積累經(jīng)驗，結(jié)合新的技術(shù)才能設(shè)計出性能優(yōu)良的高速PCB 電路板。