可編程邏輯器件接地設計

信號接地處理和地線設計也是高速FPGA設計的一部分，設計一個好的接地系統(tǒng)非常重要。接地的方法可以歸納為3種，即單點接地、多點接地和復合式接地。接地的類型分為模擬地和數字地等。

(1)單點接地

單點接地是指在電路設計時接點線路與單獨一個參考點相連，這種嚴格接地設置的目的是為了防止來自兩個不同子系統(tǒng)中電流與射頻電流經過同樣的返回路徑，從而導致共阻抗耦合。單點接地還可分為串聯(lián)單點接地和并聯(lián)單點接地。

當元件、電路及互連等都工作在1MHz或更低的頻率范圍內時采用單點接地技術是最好的，這意味著分布傳輸阻抗的影響最小。工作頻率較高時，返回路徑的電感會變得不可忽視；當頻率更高時，電源層和互連走線的阻抗更顯著。如果線路長度是信號1／4波長的奇數倍時，這些阻抗就變得非常大。只要在電流返回路徑中存在阻抗，就會有電壓降，隨之就產生了不希望有的射頻電流。這些走線和接地導體等效于環(huán)形天線，輻射能量的大小取決于環(huán)路的大小。

使用單點接地技術的另一個問題是輻射耦合，除了射頻輻射耦合外，也可能發(fā)生串擾，這取決于電流返回路徑之間的物理間距大小。

因此當系統(tǒng)工作頻率大于1 MHz時，不適合采用單點接地技術。這種技術常用在模擬電路中，在數字系統(tǒng)中建議不要采用這種接地方式。

(2)多點接地

高頻設計時，為了減小接地阻抗，通常采用多點接地技術。多點接地之所以能減小射頻電流返回路徑的阻抗是因為存在眾多的低阻抗路徑并聯(lián)，低平面阻抗主要是由于電源和接地平板的低電感特性或在機座參考點上附加低阻抗的接地連接。

多點接地可以有效地減小噪聲產生電路與0V參考點之間的電感盡管是多點按點，仍然有可能在兩個接地引線這間產生接地環(huán)路 因此每個接地引線的長度越短越好，同時， 兩個接地引線之間的物理距灣個要超過被接地的電路部分中的頻率信號波1/120。

采用多點接地技術容易出現(xiàn)的問題是諧振，諧振的產生取決于接地此線位置之間的距離和激勱信號的頻譜，其原因是由于電源和接地平板之間存在寄生電容和寄生電感，以及接地機架和接地引線這間的電容及電感等。過多的PCB板過孔也會額外增加這些寄⒋電感和電容，因此為了右效地減小謳些寄生參數，建議盡可能她減少過孔的數量。

(3)復合接地

復合接地實際上是單點接地利多點接地的混個，在設計中既仃低頻率，義有南頻tli邐常采用這種接地方案．

(4)模擬電路接地

許多模擬曳路工作在低頻狀態(tài)下，對于這些靈敏的電路，單點接地是最好的接地方式。這種接地方式的目的是防止來自其他噪聲元件的大接地電流爭用用敏感的模擬地線，接地環(huán)路也必須避開所有的敏感低頻模擬電路。

模擬接地所要求的無噪聲度依賴于模擬輸入的靈級度，以信噪來衡量。輸入信號的幅度越小，對械擬接地的要求也就越高。由于數字電路來自器件內部邏輯門的開關噪聲而影響模擬器件，因此如果設計中存在數字電路和模擬電路，必須嚴格地執(zhí)行單點接地，并盡可能地將這兩部分隔離，設置各自獨產的參考地。

(5)數字電路接地

因為高頻電流是由接地噪聲電壓和數字電路布線區(qū)域的壓降產生的，所以在高速數字路中優(yōu)先使用多點接地。接地環(huán)路通常不會出現(xiàn)數字問題，只要保證證接地點的實際距離小于信號頻率波長1/20，避免造成射頻噪聲即可。