新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的室內(nèi)智能吸塵平臺(tái)設(shè)計(jì)

基于FPGA的室內(nèi)智能吸塵平臺(tái)設(shè)計(jì)

作者: 時(shí)間:2013-04-24 來(lái)源:網(wǎng)絡(luò) 收藏

3 程序設(shè)計(jì)要點(diǎn)

將程序分為硬件程序設(shè)計(jì)和軟件程序設(shè)計(jì)兩部分,硬件程序設(shè)計(jì)要對(duì)硬件電路進(jìn)行時(shí)序仿真以確定達(dá)到調(diào)試的效果。

3.1 硬件程序設(shè)計(jì)與仿真

平臺(tái)主要通過(guò)傳感器和碰撞開(kāi)關(guān)產(chǎn)生輸入信號(hào),通過(guò)處理信號(hào),最后把處理后的信號(hào)傳到電機(jī),由電機(jī)來(lái)完成一系列的動(dòng)作,如表1所示。所以其邏輯設(shè)計(jì)是實(shí)現(xiàn)智能的關(guān)鍵。

結(jié)束硬件選型后,利用Quartus II搭建硬件原理圖,編譯后對(duì)jk1、jk2、jk3、 jk4進(jìn)行時(shí)序仿真,分析時(shí)序關(guān)系,估計(jì)設(shè)計(jì)的性能并檢查和消除競(jìng)爭(zhēng)冒險(xiǎn)[7-9]。仿真結(jié)果如圖3所示。

時(shí)序仿真圖中,clk為輸入PWM信號(hào),clr和en兩個(gè)模塊的片選信號(hào)是由的SoPC通過(guò)軟件C語(yǔ)言控制。當(dāng)jk1=0、jk2jk3=1時(shí),output(PWM控制信號(hào))會(huì)出現(xiàn)一段等于0之后產(chǎn)生20個(gè)波形。需要說(shuō)明的是:圖3(a)時(shí)序仿真圖中,output出現(xiàn)一段PWM后出現(xiàn)低電平后接著出現(xiàn)了20個(gè)PWM,說(shuō)明平臺(tái)在正常前進(jìn)遇到j(luò)k1=0、jk2jk3=1時(shí),會(huì)停車(chē)一段時(shí)間接著左拐或者右拐20個(gè)PWM角度。驅(qū)動(dòng)器用的是4細(xì)分,輸出1個(gè)PWM波形步進(jìn)電機(jī)會(huì)轉(zhuǎn)動(dòng)0.45°,應(yīng)該旋轉(zhuǎn)90°但是波形個(gè)數(shù)為:n=(90/0.45)=200個(gè),在此用20個(gè)代替200個(gè)說(shuō)明問(wèn)題(圖3(b)的波形個(gè)數(shù)都會(huì)以此情況說(shuō)明)。

由圖3(b)可以看到前段時(shí)間jk4為高電平,pwmout輸出正常脈沖,說(shuō)明此時(shí)平臺(tái)處于正常吸塵狀態(tài)。后段時(shí)間jk4變?yōu)榈碗娖?,pwmout時(shí)延后輸出一小段脈沖,說(shuō)明此時(shí)平臺(tái)檢測(cè)到樓梯,停車(chē)一段時(shí)間后調(diào)整方向。

3.2 軟件程序設(shè)計(jì)

硬件設(shè)計(jì)調(diào)試完成后,還要進(jìn)行軟件系統(tǒng)設(shè)計(jì)。在C語(yǔ)言文件中編寫(xiě)C程序進(jìn)行SoPC的編程[10]。平臺(tái)工作總體算法流程如圖4所示。平臺(tái)接通電源,首先初始化進(jìn)入自動(dòng)清掃和手動(dòng)遙控清掃二選一模式;當(dāng)選擇自動(dòng)清掃模式時(shí),通過(guò)鍵盤(pán)輸入平臺(tái)自動(dòng)清掃工作時(shí)間,在清掃過(guò)程中通過(guò)傳感器判斷是否遇到障礙物或樓梯并進(jìn)行處理。通過(guò)中斷,時(shí)刻查詢是否到達(dá)設(shè)置時(shí)間,如果沒(méi)到,則程序返回運(yùn)行;如果設(shè)置時(shí)間到,則程序結(jié)束,平臺(tái)停止工作。當(dāng)選擇遙控清掃時(shí),平臺(tái)運(yùn)動(dòng)受操作者的控制。

通過(guò)硬件選型、搭建調(diào)試和軟件語(yǔ)言的編寫(xiě)調(diào)試,成功地制作出了簡(jiǎn)易平臺(tái),實(shí)現(xiàn)了既定的各種功能。相比市場(chǎng)上的同類產(chǎn)品,其結(jié)構(gòu)更簡(jiǎn)單、成本更低、靈活性和擴(kuò)展性更強(qiáng),為研究者開(kāi)發(fā)更多功能提供了一個(gè)硬件支持的平臺(tái),具有實(shí)用價(jià)值。隨著微處理器的不斷進(jìn)步和傳感技術(shù)的發(fā)展,其性能可不斷改進(jìn),成本也可不斷下降。但在仿真和實(shí)現(xiàn)過(guò)程中發(fā)現(xiàn)其具體的流程算法不夠嚴(yán)謹(jǐn),日后有必要繼續(xù)對(duì)其進(jìn)行改進(jìn)。

蜂鳴器相關(guān)文章:蜂鳴器原理
光電開(kāi)關(guān)相關(guān)文章:光電開(kāi)關(guān)原理
晶振相關(guān)文章:晶振原理

上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: FPGA 平臺(tái)設(shè)計(jì)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉