常見(jiàn)問(wèn)題解答：賽靈思采用首個(gè)ASIC級(jí)UltraScale可

1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品？

賽靈思宣布20nm兩項(xiàng)新的行業(yè)第一，延續(xù)28nm工藝節(jié)點(diǎn)上一系列業(yè)界創(chuàng)新優(yōu)勢(shì)：

· 賽靈思宣布開(kāi)始投片半導(dǎo)體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All Programmable器件。

· 賽靈思新的20nm器件采用了行業(yè)首款ASIC級(jí)可編程架構(gòu)——UltraScale™架構(gòu)。

2. 賽靈思提出的在28nm工藝上“領(lǐng)先一代”指的是什么意思？

對(duì)于28nm工藝，賽靈思并不是簡(jiǎn)單地將傳統(tǒng)FPGA移植到新的工藝節(jié)點(diǎn)上，而是設(shè)計(jì)出了大量FPGA創(chuàng)新技術(shù)并率先推出了業(yè)界首款商用All Programmable 3D IC與SoC。這代器件產(chǎn)品已被數(shù)百家用戶(hù)的終端應(yīng)用所采用。賽靈思在突破性技術(shù)的推出與客戶(hù)推廣方面一直領(lǐng)先于競(jìng)爭(zhēng)對(duì)手多年，并因此而受益。

3. 賽靈思提出的“繼續(xù)領(lǐng)先一代”是指什么？

憑借UltraScale架構(gòu)的推出，我們將繼續(xù)保持在28nm工藝上多年領(lǐng)先競(jìng)爭(zhēng)對(duì)手的優(yōu)勢(shì)。通過(guò)結(jié)合臺(tái)積電的尖端技術(shù)并與Vivado®設(shè)計(jì)套件實(shí)現(xiàn)協(xié)同優(yōu)化，賽靈思的UltraScale架構(gòu)可以提供1.5倍至2倍的系統(tǒng)級(jí)性能和集成度。

4. 什么是UltraScale架構(gòu)？

UltraScale架構(gòu)在完全可編程架構(gòu)中應(yīng)用尖端的ASIC技術(shù)，能從20nm平面FET擴(kuò)展至16nm 鰭式FET甚至更先進(jìn)的技術(shù)，并可從單芯片電路擴(kuò)展為3D IC。UltraScale架構(gòu)不僅可以解決系統(tǒng)總吞吐量擴(kuò)展和時(shí)延方面的局限性，而且還能直接突破高級(jí)節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸，即互連問(wèn)題。

5. ASIC級(jí)UltraScale架構(gòu)能為賽靈思FPGA、3D IC和SoC帶來(lái)哪些優(yōu)勢(shì)？

該架構(gòu)在布線(xiàn)、類(lèi)似ASIC的時(shí)鐘分布、增加CLB邏輯、控制集功能以及關(guān)鍵路徑優(yōu)化方面具有明顯的優(yōu)勢(shì)。這些增強(qiáng)功能可以滿(mǎn)足客戶(hù)更高性能設(shè)計(jì)在海量數(shù)據(jù)流、I/O帶寬以及實(shí)時(shí)數(shù)據(jù)包、 DSP和圖像處理等方面的要求。UltraScale架構(gòu)創(chuàng)新技術(shù)與Vivado設(shè)計(jì)套件結(jié)合使用，將在不降低性能的前提下實(shí)現(xiàn)90%以上的器件利用率。

首批Kintex®和Virtex® UltraScale器件的推出將進(jìn)一步擴(kuò)展賽靈思的All Programmable產(chǎn)品系列。

6. UltraScale架構(gòu)的目標(biāo)應(yīng)用是什么？

基于UltraScale架構(gòu)的FPGA將支持新一代智能系統(tǒng)，滿(mǎn)足其新的高性能架構(gòu)要求，這些應(yīng)用包括：

· 帶智能包處理和流量管理功能的400G OTN

· 帶智能波束形成功能的4X4混合模式LTE和WCDMA無(wú)線(xiàn)電

· 帶智能圖像增強(qiáng)與識(shí)別功能的4K2K和8K顯示屏

· 用于智能監(jiān)視與偵查(ISR)的最高性能系統(tǒng)

· 數(shù)據(jù)中心使用的高性能計(jì)算應(yīng)用

· 賽靈思網(wǎng)站Xilinx.com上列出的其它應(yīng)用

7. UltraScale器件如何對(duì)已有的賽靈思產(chǎn)品組合進(jìn)行補(bǔ)充？

7系列和Zynq-7000 All Programmable系列在系統(tǒng)性能、能效和成本效率方面都占據(jù)行業(yè)領(lǐng)先地位。對(duì)于很多應(yīng)用來(lái)說(shuō)，賽靈思28nm產(chǎn)品在未來(lái)數(shù)年內(nèi)都將成為客戶(hù)的最佳解決方案。為了支持更快更智能網(wǎng)絡(luò)以及智能視覺(jué)和智能設(shè)備不斷增長(zhǎng)的大趨勢(shì)， 將會(huì)涌現(xiàn)出一批需要海量數(shù)據(jù)流的應(yīng)用，而且其所要求的性能只有通過(guò)賽靈思UltraScale架構(gòu)才能實(shí)現(xiàn)。

8. 與Vivado設(shè)計(jì)套件進(jìn)行協(xié)同優(yōu)化的好處是什么？

在引領(lǐng)28nm技術(shù)的四年中，賽靈思開(kāi)發(fā)出了全新一代設(shè)計(jì)環(huán)境與工具套件，即Vivado設(shè)計(jì)套件。在20nm和16nm工藝技術(shù)方面，賽靈思繼續(xù)將FPGA、SoC和3D IC與新一代Vivado設(shè)計(jì)套件實(shí)現(xiàn)協(xié)同優(yōu)化。設(shè)計(jì)人員通過(guò)工具、器件和IP的同步構(gòu)建與優(yōu)化，可在挖掘芯片最大價(jià)值和性能的同時(shí)縮短設(shè)計(jì)與實(shí)現(xiàn)流程。

9. UltraScale架構(gòu)如何應(yīng)對(duì)海量數(shù)據(jù)流挑戰(zhàn)？

· 時(shí)鐘

UltraScale架構(gòu)通過(guò)解決時(shí)鐘歪斜、大量總線(xiàn)布局以及系統(tǒng)功耗管理等相基礎(chǔ)問(wèn)題，實(shí)現(xiàn)極高的新一代系統(tǒng)速率，有效應(yīng)對(duì)海量數(shù)據(jù)流挑戰(zhàn)。憑借UltraScale類(lèi)似于ASIC的多區(qū)域時(shí)鐘功能，設(shè)計(jì)人員可以將系統(tǒng)級(jí)時(shí)鐘放置在最佳位置（幾乎可以是芯片上的任何位置），使系統(tǒng)級(jí)時(shí)鐘歪斜大幅降低達(dá)50%。

· 布線(xiàn)

UltraScale新一代互連架構(gòu)與Vivado軟件工具進(jìn)行了協(xié)同優(yōu)化，在可編程邏輯布線(xiàn)方面取得了真正的突破發(fā)。賽靈思將精力重點(diǎn)放在了解和滿(mǎn)足新一代應(yīng)用對(duì)于海量數(shù)據(jù)流、多Gb智能包處理、多Tb吞吐量以及低時(shí)延方面的要求。通過(guò)分析我們得出一個(gè)結(jié)論，那就是在這些數(shù)據(jù)速率下，互連問(wèn)題已成為影響系統(tǒng)性能的頭號(hào)瓶頸。UltraScale布線(xiàn)架構(gòu)從根本上完全消除了布線(xiàn)擁塞問(wèn)題。結(jié)論很簡(jiǎn)單：只要設(shè)計(jì)合適，布局布線(xiàn)就沒(méi)有問(wèn)題。

· 功耗

每代All Programmable邏輯器件系列都能顯著降低系統(tǒng)級(jí)功耗，UltraScale架構(gòu)正是建立在這一傳統(tǒng)優(yōu)勢(shì)之上。低功耗半導(dǎo)體工藝以及通過(guò)芯片與軟件技術(shù)實(shí)現(xiàn)的寬范圍靜態(tài)與動(dòng)態(tài)電源門(mén)控，可將系統(tǒng)總功耗降低至賽靈思行業(yè)領(lǐng)先的7系列FPGA（業(yè)界最低功耗的All Programmable器件）的一半。

10. 賽靈思的堆疊硅片互連技術(shù)（SSIT）帶給UltraScale 3D IC的附加優(yōu)勢(shì)是什么？

Virtex® UltraScale和Kintex® UltraScale系列產(chǎn)品中的連接功能資源數(shù)量以及第二代FPGA與3D IC架構(gòu)中的芯片間帶寬都實(shí)現(xiàn)了階梯式增長(zhǎng)。布線(xiàn)與帶寬以及最新3D IC寬存儲(chǔ)器優(yōu)化接口容量的大幅增加，能確保新一代應(yīng)用以極高的器件利用率實(shí)現(xiàn)目標(biāo)性能。

11. 何時(shí)推出基于UltraScale架構(gòu)的FPGA？

支持UltraScale架構(gòu)FPGA的Vivado設(shè)計(jì)套件早期評(píng)估beta版已于2013年1季度向客戶(hù)發(fā)布。首批UltraScale器件將于2013年4季度推出。

12. 16nm產(chǎn)品何時(shí)推出？

隨著臺(tái)積電加快開(kāi)發(fā)進(jìn)度，計(jì)劃將于2013年晚些時(shí)候提供16nm FinFET測(cè)試芯片，并在2014年推出首批產(chǎn)品。

13. 為什么賽靈思使用 “UltraScale”，而不是沿用8系列命名規(guī)則？

UltraScale架構(gòu)代表了PLD行業(yè)的轉(zhuǎn)折點(diǎn)。采用新工藝節(jié)點(diǎn)制造的產(chǎn)品將延伸賽靈思的整體產(chǎn)品系列。對(duì)于PLD市場(chǎng)，系列編號(hào)的增加過(guò)去常常代表要向下一個(gè)技術(shù)節(jié)點(diǎn)遷移。UltraScale架構(gòu)跨越多個(gè)技術(shù)節(jié)點(diǎn)。基于UltraScale架構(gòu)的器件與7系列器件將會(huì)并存。

14. Artix、Kintex和Virtex產(chǎn)品名稱(chēng)會(huì)受到怎樣的影響？

FPGA系列的名稱(chēng)將繼續(xù)在UltraScale或以后的技術(shù)中沿用。Artix®-7、Kintex-7和Virtex-7 FPGA系列的命名會(huì)保持不變。對(duì)于20nm和16nm工藝，相應(yīng)的器件命名方式為Kintex UltraScale和Virtex UltraScale。