基于FPGA和虛擬儀器的DDS信號(hào)發(fā)生器設(shè)計(jì)

圖2為虛擬儀器上位機(jī)主面板，通過(guò)串口設(shè)置窗口選擇通信端口，采用cluster捆綁各操作類(lèi)型并通過(guò)case結(jié)構(gòu)判斷所選操作，選擇常規(guī)波形、公式波形及手繪波形會(huì)分別彈出對(duì)應(yīng)的編輯窗口顯示波形數(shù)據(jù)。如圖3和圖4所示，為選擇常規(guī)波形和手繪波形彈出的波形參數(shù)設(shè)置對(duì)話框，設(shè)置完相應(yīng)的波形后，單擊done按鈕確認(rèn)。設(shè)置完波形后，可以點(diǎn)擊保存波形數(shù)據(jù)，把繪制好的波形以二進(jìn)制文本形式進(jìn)行保存。
2．2 FPGA下位機(jī)開(kāi)發(fā)
下位機(jī)主要完成DDS數(shù)字合成器的功能，采用Ahera公司的EP1C3T144C8芯片，它具有104個(gè)可供用戶自行配置的I／O端口，使用VHDL語(yǔ)言在QuartusⅡ開(kāi)發(fā)工具中實(shí)現(xiàn)。