新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 300MSPS高速10位D/A轉(zhuǎn)換器AD9751

300MSPS高速10位D/A轉(zhuǎn)換器AD9751

作者: 時間:2009-08-26 來源:網(wǎng)絡(luò) 收藏

1 概述

本文引用地址:http://2s4d.com/article/188712.htm

是一個雙輸入端口的超高速10位CMOS DAC。它內(nèi)含一個高性能的10位D/A內(nèi)核、一個基準(zhǔn)電壓和一個數(shù)字接口電路。當(dāng)工作于時,仍可保持優(yōu)異的交流和直流特性。

的數(shù)字接口包括兩個緩沖鎖存器以及控制邏輯。當(dāng)輸入時鐘占空比不為50%時,可以使用內(nèi)部頻率鎖相環(huán)電路(PLL)。此時,頻率鎖相環(huán)電路將以兩倍于外部應(yīng)用時鐘的速度來驅(qū)動DAC鎖存器,并可從兩個輸入數(shù)據(jù)通道上交替?zhèn)鬏敂?shù)據(jù)信號。其輸出傳輸數(shù)據(jù)率是單個輸入通道數(shù)據(jù)率的兩倍。當(dāng)輸入時鐘的占空比為 50%或者對于時鐘抖動較為敏感時,該鎖相環(huán)可能失效,此時芯片內(nèi)的時鐘倍增器將啟動。因而當(dāng)鎖相環(huán)失效時,可使用時鐘倍增器,或者在外部提供2倍時鐘并在內(nèi)部進行2分頻。

CLK輸入端(CLK+CLK-)能以差分方式或者單端方式驅(qū)動,這時信號壓擺率可低至1V的峰峰值。由于AD9751采用分段電流源結(jié)構(gòu),因而可運用適當(dāng)?shù)拈_關(guān)技術(shù)去減小干擾,以使動態(tài)精度達到最了。其差分電源輸出可支持單端或差分應(yīng)用。每個差分輸出端均可提供從2mA~20mA的標(biāo)稱滿量程電流。

AD9751采用選進的低成本的0.35μm的CMOS工藝制造。它能在單電源2.7V~3.6V下工作,其功耗小于mW。

AD9751具有如下主要特點:

●為高速TxDAC+s系列成員之一,且與該系列其它芯片的引腳兼容,可提供10、12和14位的分辨率。

●具有超高速的轉(zhuǎn)換速率。

●帶有雙10位鎖存和多路復(fù)用輸入端口。

●內(nèi)含時鐘倍增器,可采用差分和單端時鐘輸入。

●功耗低,在2.7V~3.6V的單電源時,其功率低于300mW。

●片內(nèi)帶有1.20V且具有溫度補償?shù)膸峨妷夯鶞?zhǔn)。

2 AD9751的引腳功能

AD9751采用48腳LQFP封裝,其工作溫度范圍為-40~+85℃,各主要引腳的功能如下:

IOUTA(43腳):差分DAC電流輸出端;

IOUTB(42腳):差分DAC電流輸出端;

REFIO(39腳):基準(zhǔn)輸入/輸出端;

DIV0,DIV1(37,38腳):PLL控制和輸入端口模式選擇輸入腳;

FSADJ(40腳):滿刻度電流輸出調(diào)節(jié)端;

AVDD(41腳):模擬電源電壓;

ACOM(44腳):模擬公共端;

DVDD(5,21腳):數(shù)字電源電壓;

DCOM(4,22腳):數(shù)字公共端;

PLLVDD(47腳):相位鎖存回路電源電壓;

CLKVDD(48腳):時鐘電源電壓;

CLKCOM(45腳):時鐘和相位鎖存回路公共端;

CLK+(2腳):差分時鐘輸入端;

CLK-(3腳):差分時鐘輸入端;

LPF(46腳):PLL的低通濾波器;

RESET(1腳):內(nèi)部時鐘分頻器清零;

PLL-LOCK(6腳):PLL鎖定顯示器輸出;

DB8-P1/DB0-P1(7~16腳):數(shù)據(jù)位,DB9~DB0,端口1;

DB9-P2/DB0-P2(23~32腳):數(shù)據(jù)位,DB9~DB0,端口2。

3 工作原理

圖1 是AD9751的內(nèi)部原理結(jié)構(gòu)和外圍設(shè)計電路簡化方框圖。可以看出:AD9751包括一個能提供高達20mA滿量程電流(IOUTFS)的PMOS電流源陣列。該陣列被分成31個相等電流源并由它們組成5個最大有效位(MSB)。接下的4位,或中間位,由15個相等的電流源組成,它們的值為一個最大有效位電流源的1/16,剩下的LSB是中間位電流源的二進制權(quán)值的一部分。AD9751采用電流源實現(xiàn)中間位和較低位,而不是用R-2R梯形網(wǎng)絡(luò),因而提高了多量程時小信號的動態(tài)性能,并且有助于維持DAC的高輸出阻抗特性(例如100kΩ)。

AD9751 數(shù)模轉(zhuǎn)換器中的模擬和數(shù)字部分各有自己獨立的供電電源(AVDD和DVDD),因而可以獨立地在2.7V~3.6V的工作范圍內(nèi)工作。它的數(shù)字部分包括邊沿觸發(fā)鎖存器和分段譯碼邏輯電路。而模擬部分則包括PMOS電流源及其相關(guān)的差分開關(guān),以及1.2V的帶隙電壓基準(zhǔn)和一個基準(zhǔn)電壓控制放大器。

AD9751的滿刻度輸出電流由基準(zhǔn)控制放大器決定,它通過調(diào)節(jié)一個外部電位器可使電流在2mA~20mA的范圍內(nèi)變化。而用外部電位器,基準(zhǔn)控制放大器和電壓基準(zhǔn)VREFIO可組合設(shè)定基準(zhǔn)電流IREF。AD9751的滿刻度電流IOUTFS是IREF的值的32倍。


上一頁 1 2 下一頁

關(guān)鍵詞: MSPS 9751 300 AD

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉