基于FPGA的多按鍵狀態(tài)識別系統(tǒng)設計

3．2 編碼模塊
以0、l表示按鍵通斷狀態(tài)，60個按鍵則需要8個字節(jié)；在實際中單鍵動作的概率遠遠大于多鍵同時動作的概率，若只對狀態(tài)發(fā)生變化的按鍵以8位編碼方式傳輸按鍵信息，則一個按鍵只需傳送一個字節(jié)，因此為盡可能地減少MCU的負擔，提高實時性，設計為只在按鍵發(fā)生狀態(tài)變化時才向MCU傳輸相應按鍵的編號和狀態(tài)數(shù)據(jù)。其編碼數(shù)據(jù)格式如圖6所示。

狀態(tài)位lbit，0表示按鍵閉合狀態(tài)，1表示按鍵打開；數(shù)據(jù)6bits，即0X01~OX3C分別表示1~60個按鍵；lbit偶校驗位。這樣傳輸一次數(shù)據(jù)就可完成按鍵編號和狀態(tài)的傳輸。
編碼器采用連續(xù)和隨機2種工作模式。連續(xù)工作模式每次掃描后對所有按鍵依次編碼，并獲取所有按鍵的當前狀態(tài)；而隨機工作模式在每次掃描后只對狀態(tài)發(fā)生變化的按鍵編碼。
3．3 控制模塊
控制模塊完成MCU與FPGA之間的功能控制，有2個作用：一是根據(jù)Scan信號選擇編碼模塊的工作模式，二是產生FIFO RAM的讀取操作時序。
對于模式控制，Scan上升沿觸發(fā)控制模塊，使編碼模塊進入連續(xù)工作模式，掃描完成一周，控制模塊發(fā)送控制信號使編碼模塊進入隨機工作模式。
對于讀取數(shù)據(jù)，控制模塊根據(jù)FIFO RAM的Data[7：0]是否有數(shù)據(jù)，置位Ready信號。有數(shù)據(jù)，Ready為低電平；無數(shù)據(jù)，Ready為高電平。RdClk為讀取時鐘，相當于確認信號，每讀完一個數(shù)據(jù)，發(fā)送一個脈沖。
3．4 FIFORAM模塊
與MCU通信的接口種類很多，可選擇串口、I2C、并口等形式，應用中可根據(jù)MCU資源以及項目成本、進度等具體情況選擇最合適的一種方式。該系統(tǒng)設計利用同步FIF0 RAM并口傳輸。FIF0 RAM模塊采用EDA軟件庫中的標準模塊。

4 仿真結果
采用Altera公司提供的Quartus II仿真工具，其集成有與硬件實時操作相吻合的硬件測試工具。綜合仿真結果如圖7所示，系統(tǒng)時鐘SysClk為12 kHz，其仿真結果表明系統(tǒng)設計達到要求。

5 結論
提出基于FPGA器件，VHDL語言描述的特殊鍵盤設計方案解決遠距離、分散、多鍵動作狀態(tài)識別問題，極大節(jié)省PCB面積和MCU的I／0端口資源。模塊中掃描延遲、掃描間隔等參數(shù)可根據(jù)系統(tǒng)需求靈活改變，FPGA器件使得電路功能的擴展方便，具有極高穩(wěn)定性和靈活性。這一方案已在實際項目中應用，經現(xiàn)場驗證性能穩(wěn)定可靠。