新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 一種針對多級串聯模擬電路的可測性設計技術

一種針對多級串聯模擬電路的可測性設計技術

作者: 時間:2011-03-07 來源:網絡 收藏

3 與邊界掃描技術的兼容性
邊界掃描測試技術在降低產品測試成本,提高產品質量和可靠性以及縮短產品上市時間等方面有顯著的優(yōu)點,目前在數字電路的測試中已得到很多應用。它也可應用于混合信號測試,圖4就是一種混合信號芯片測試方案。本文設計的DFT結構中指令寄存器串接在IEEE 1149.1標準中的掃描寄存器后,共用時鐘信號,可以進行聯合測試,并且進一步減少了模擬部分額外引出的端口數。

e.jpg

f.jpg

4 結語
本文針對結構的模擬集成電路提出一種結構,提高了電路的可控制性及可觀察性,實現對電路整體以及內部單一或幾個相鄰模塊的測試。仿真分析證明,該結構簡單有效,只需額外引出5個PAD,數目少,靈活性高,不隨模塊數增加而變化,并可兼容邊界掃描技術。不過,在提高可測試性的同時,會在一定程度上增加芯片的面積和功耗。

模擬電路文章專題:模擬電路基礎

電路相關文章:電路分析基礎


pic相關文章:pic是什么



上一頁 1 2 3 下一頁

評論


相關推薦

技術專區(qū)

關閉