MRI 架構(gòu)的改進(jìn)

如同任何其他的設(shè)計問題一樣，在運用新ADC技術(shù)的優(yōu)勢時，也需要加以權(quán)衡。由于MRI掃描儀中的RF信號電平較低，因此信噪比(SNR)是ADC的一項關(guān)鍵特性規(guī)格。在開發(fā)突破性產(chǎn)品時，信噪比也是一項重要的目標(biāo)特性規(guī)格。研發(fā)新功能時，諸如功耗之類的規(guī)格常常退居其次，后來的新一代ADC可以通過對主要規(guī)格的性能，例如信噪比做些讓步來實現(xiàn)這些次要規(guī)格。最后，隨著技術(shù)日益成熟，在第一代中達(dá)成的突破性功能，也可以在維持低功耗（或是其他次要規(guī)格）的情況下實現(xiàn)。因此，MRI系統(tǒng)設(shè)計廠商可以選擇和權(quán)衡不同ADC的強項及弱點，找出最符合其系統(tǒng)目標(biāo)的ADC。

提高個別器件的性能，并不是蓬勃發(fā)展的IC技術(shù)助力實現(xiàn)更緊湊MRI接收架構(gòu)的唯一方法，更高集成度也是受通信行業(yè)推動而發(fā)展。隨著采用模擬下變頻轉(zhuǎn)換的架構(gòu)逐漸被直接采樣架構(gòu)所取代，此功能也正轉(zhuǎn)換到數(shù)字領(lǐng)域，通常成為FPGA的一部分。信號被分成I與Q兩個分量，并且利用正交數(shù)控振蕩器(NCO)轉(zhuǎn)換至基帶，然后進(jìn)行過濾；接著，此信號會傳送到系統(tǒng)處理器中，此時可應(yīng)用更為全面的信號處理技術(shù)。

圖3 集合數(shù)模轉(zhuǎn)換器和數(shù)字下變頻功能的單芯片

這種分隔式方案可以很好地運作，然而，對于試圖使接收機解決方案尺寸最小化的設(shè)計廠商而言，具有更高集成度的解決方案會有所助益。舉例來說，高性能標(biāo)準(zhǔn)器件將模數(shù)轉(zhuǎn)換功能與針對多通道的數(shù)字下變頻功能結(jié)合到單芯片中（見圖3），這些器件可省去介于ADC與FPGA之間的高速鏈路開發(fā)需求，進(jìn)而簡化設(shè)計工作。片內(nèi)數(shù)字下變頻器非常靈活，能夠適應(yīng)不同的系統(tǒng)，若將此功能從FPGA上移轉(zhuǎn)出來，便可實現(xiàn)更小、更簡單的FPGA設(shè)計，以節(jié)省更多空間或成本。

為滿足通信基礎(chǔ)設(shè)施需求所做的RF器件改進(jìn)，不僅對MRI掃描儀的接收端有幫助。DAC技術(shù)的改進(jìn)，特別是直接數(shù)字頻率合成(DDS)方面的改進(jìn)，亦可簡化掃描時脈沖生成的設(shè)計工作。對于任何可能在未來使用到的場強，這些器件具有足堪勝任的速度。如同集成DDC能夠從FPGA上將任務(wù)移轉(zhuǎn)出來一樣，DDS元件也能夠在發(fā)射端執(zhí)行相同的工作，配置為正交數(shù)字上變頻器(QDUC)的DDS具有足夠的靈活性來產(chǎn)生所需的脈沖。另外還有一項能夠簡化FPGA設(shè)計的特性，就是脈沖可以存儲在片上存儲器中，等到需要時再回放。

MRI系統(tǒng)的趨勢與其他大型系統(tǒng)有著相似的軌跡，例如，希望投入更少而獲益更多；希望擁有更多的接收通道，希望它能完成更多工作，但占用的空間更少，功耗更低。我們想要實現(xiàn)高精度的梯度控制，卻又不想采用復(fù)雜的設(shè)計方法。IC技術(shù)的持續(xù)進(jìn)步不僅使上述需求的解決方案變得更為簡單，而且也預(yù)示將來還會有更多益處。