基于多軟件平臺協(xié)同工作的FIR濾波器設計
逐次逼近式A/D轉換器原理如圖3所示,當啟動信號START到來后,8位逐次逼近寄存器SAR(Successive Approximarion Register)清零,轉換過程開始。第一個時鐘脈沖到來時,SAR最高位置1,其余位為0。SAR中鎖存的數(shù)據(jù)為10 000 000,經(jīng)過DAC轉換后得到的輸出電壓Vda,與輸入電壓Vi進行比較,若Vi大于Vda,則SAR最高位的1被保留,否則清零。
第二個脈沖到來時,SAR次高位置1,所得的新值經(jīng)過DAC轉換后得到的電壓Vda再與Vi進行比較,若Vda小于Vi則SAR次高位1被保留,否則清零。重復上述過程,依次類推,從D7~D0都比較完畢,轉換便結束,結束后SAR的數(shù)據(jù)輸出到輸出寄存器作為輸出數(shù)字量。從而經(jīng)過ispPAC 20和FPGA共同完成從模擬量到數(shù)字量的轉換。
評論