FIR濾波器原理

導(dǎo)讀：FIR濾波器是非遞歸型濾波器的簡(jiǎn)稱，又叫有限長(zhǎng)單位沖激響應(yīng)濾波器。在數(shù)字信號(hào)處理系統(tǒng)中較基本的元件，今天帶大家了解FOR濾波器的原理

FIR濾波器原理——特點(diǎn)

　　FIR濾波器有以下幾點(diǎn)：

　?、瘛?shù)字濾波器還具有模擬濾波器不能比擬的可靠性。組成模擬濾波器的電子元件的電路特性會(huì)隨著時(shí)間、溫度、電壓的變化而漂移，而數(shù)字電路就沒(méi)有這種問(wèn)題。只要在數(shù)字電路的工作環(huán)境下，數(shù)字濾波器就能夠穩(wěn)定可靠的工作。

　?、?、數(shù)字濾波器相比模擬濾波器有更高的信噪比。這主要是因?yàn)閿?shù)字濾波器是以數(shù)字器件執(zhí)行運(yùn)算，從而避免了模擬電路中噪聲(如電阻熱噪聲)的影響。數(shù)字濾波器中主要的噪聲源是在數(shù)字系統(tǒng)之前的模擬電路引入的電路噪聲以及在數(shù)字系統(tǒng)輸入端的模數(shù)轉(zhuǎn)換過(guò)程中產(chǎn)生的量化噪聲。這些噪聲在數(shù)字系統(tǒng)的運(yùn)算中可能會(huì)被放大，因此在設(shè)計(jì)數(shù)字濾波器時(shí)需要采用合適的結(jié)構(gòu)，以降低輸入噪聲對(duì)系統(tǒng)性能的影響。

　?、?、數(shù)字濾波器的處理能力受到系統(tǒng)采樣頻率的限制。這是因?yàn)槟慰固夭蓸佣ɡ恚绻斎胄盘?hào)的頻率分量包含超過(guò)濾波器1/2采樣頻率的分量時(shí)，數(shù)字濾波器因?yàn)閿?shù)字系統(tǒng)的“混疊”而不能正常工作。如果超出1/2采樣頻率的頻率分量不占主要地位，通常的解決辦法是在模數(shù)轉(zhuǎn)換電路之前放置一個(gè)低通濾波器(即抗混疊濾波器)將超過(guò)的高頻成分濾除。否則就必須用模擬濾波器實(shí)現(xiàn)要求的功能。

　　數(shù)字濾波器具有比模擬濾波器更高的精度，甚至能夠?qū)崿F(xiàn)后者在理論上也無(wú)法達(dá)到的性能。

FIR濾波器原理——原理

　　在信號(hào)進(jìn)入FIR濾波器前，首先要將信號(hào)通過(guò)A/D器件進(jìn)行模數(shù)轉(zhuǎn)換，使之成為8bit的數(shù)字信號(hào)，一般可用速度較高的逐次逼進(jìn)式A/D轉(zhuǎn)換器，不論采用乘累加方法還是分布式算法設(shè)計(jì)FIR濾波器，濾波器輸出的數(shù)據(jù)都是一串序列，要使它能直觀地反應(yīng)出來(lái)，還需經(jīng)過(guò)數(shù)模轉(zhuǎn)換，因此由FPGA構(gòu)成的FIR濾波器的輸出須外接D/A模塊。FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號(hào)處理任務(wù)，相對(duì)于串行運(yùn)算為主導(dǎo)的通用DSP芯片來(lái)說(shuō)，其并行性和可擴(kuò)展性更好，利用FPGA乘累加的快速算法，可以設(shè)計(jì)出高速的FIR數(shù)字濾波器。

FIR濾波器原理——分類

　　FIR濾波器的在硬件上的分類有以下：分別是集成電路、DSP芯片、可編程三種。

　　集成電路：

　　一種是使用單片通用數(shù)字濾波器集成電路，這種電路使用簡(jiǎn)單，但是由于字長(zhǎng)和階數(shù)的規(guī)格較少，不易完全滿足實(shí)際需要。雖然可采用多片擴(kuò)展來(lái)滿足要求，但會(huì)增加體積和功耗，因而在實(shí)際應(yīng)用中受到限制。

　DSP芯片：

　　DSP芯片有專用的數(shù)字信號(hào)處理函數(shù)可調(diào)用，或者根據(jù)芯片指令集的結(jié)構(gòu)自行設(shè)計(jì)代碼實(shí)現(xiàn)FIR的功能;由于FIR設(shè)計(jì)時(shí)其系數(shù)計(jì)算及其量化比較復(fù)雜，因此一般都采用MATLAB軟件作為輔助設(shè)計(jì)，計(jì)算出FIR的系數(shù);然后進(jìn)行代碼設(shè)計(jì)實(shí)現(xiàn)。實(shí)現(xiàn)FIR濾波器相對(duì)簡(jiǎn)單，但是由于程序順序執(zhí)行，速度受到限制。而且，就是同一公司的不同系統(tǒng)的DSP芯片，其編程指令也會(huì)有所不同，開(kāi)發(fā)周期較長(zhǎng)。

　　可編程：

　　FPGA/CPLD。FPGA有著規(guī)則的內(nèi)部邏輯塊陣列和豐富的連線資源，特別適合用于細(xì)粒度和高并行度結(jié)構(gòu)的FIR濾波器的實(shí)現(xiàn)，相對(duì)于串行運(yùn)算主導(dǎo)的通用DSP芯片來(lái)說(shuō)，并行性和可擴(kuò)展性都更好。

　　以下是FIR濾波器的一些文章，網(wǎng)友們可以參閱一下：

二維FIR濾波器的FPGA實(shí)現(xiàn)

基于FDATool的FIR濾波器設(shè)計(jì)方法(一)

基于FDATool的FIR濾波器設(shè)計(jì)方法(二)

Matlab輔助DSP設(shè)計(jì)FIR數(shù)字濾波器