如何快速創(chuàng)建開(kāi)關(guān)電源的PCB版圖設(shè)計(jì)？

如今的開(kāi)關(guān)穩(wěn)壓器和電源越來(lái)越緊湊，性能也日益強(qiáng)大，而越來(lái)越高的開(kāi)關(guān)頻率是設(shè)計(jì)人員面臨的主要問(wèn)題之一，正是它使得PCB的設(shè)計(jì)越來(lái)越困難。事實(shí)上，PCB版圖已經(jīng)成為區(qū)分好與差的開(kāi)關(guān)電源設(shè)計(jì)的分水嶺。本文針對(duì)如何一次性創(chuàng)建優(yōu)秀PCB版圖提出一些建議。

考慮一個(gè)將24V降為3.3V的3A開(kāi)關(guān)穩(wěn)壓器。設(shè)計(jì)這樣一個(gè)10W穩(wěn)壓器初看起來(lái)不會(huì)太困難，設(shè)計(jì)人員可能很快就可以進(jìn)入實(shí)現(xiàn)階段。不過(guò)，讓我們看看在采用Webench等設(shè)計(jì)軟件后，實(shí)際會(huì)遇到哪些問(wèn)題。如果我們輸入上述要求，Webench會(huì)從若干IC中選出“Simpler Switcher”系列中的LM25576(一款包括3A FET的42V輸入器件)。該芯片采用帶散熱墊的TSSOP-20封裝。

Webench菜單中包括了對(duì)體積或效率的設(shè)計(jì)優(yōu)化。設(shè)計(jì)需要大容量的電感和電容，從而需要占用較大的PCB空間。Webench提供如表1的選擇。

表1：

值得注意的是，最高效率是84%，且此最高效率是當(dāng)輸入-輸出間的壓差很低時(shí)實(shí)現(xiàn)的。此例中，輸入/輸出比大于7。一般情況下，可以用兩級(jí)電路來(lái)降低級(jí)與級(jí)之間的比率，但通過(guò)兩個(gè)穩(wěn)壓器實(shí)現(xiàn)的效率不會(huì)更好。

圖1：通過(guò)兩個(gè)穩(wěn)壓器實(shí)現(xiàn)的效率不會(huì)更好。

接著，我們選PCB面積最小的最高開(kāi)關(guān)頻率。高開(kāi)關(guān)頻率最可能在版圖方面產(chǎn)生問(wèn)題。Webench可以生成帶全部有源和無(wú)源器件的電路圖。

圖2：簡(jiǎn)化的開(kāi)關(guān)電源電路圖。

圖2所示的簡(jiǎn)化電路圖對(duì)了解基本情況幫助甚大。看一看電流通路：把FET在導(dǎo)通狀態(tài)下的回路標(biāo)記為紅色；把FET在截至狀態(tài)下的回路標(biāo)記為綠色。我們可以觀察到兩種不同情況：有兩種顏色的區(qū)域和僅一種顏色的區(qū)域。我們必須特別關(guān)注后一種情況，因此時(shí)電流在零和滿(mǎn)量程之間交替變化。這些是具有高di/dt的區(qū)域。

高di/dt的交變電流將在PCB導(dǎo)線(xiàn)周?chē)a(chǎn)生顯著的磁場(chǎng)，該磁場(chǎng)將成為該電路內(nèi)其它器件甚至同一或鄰近PCB上其它電路的主要干擾源。假定這不是交變電流，那么公共電流通路并不是太重要，di/dt的影響也小得多。另一方面，隨著時(shí)間變化，這些區(qū)域?qū)⒊休d更大負(fù)載。本例中，從二極管陰極到輸出以及從輸出地到二極管陽(yáng)極就是公共通路。當(dāng)輸出電容器充放電時(shí)，該電容會(huì)產(chǎn)生很高的di/dt。連接輸出電容的所有線(xiàn)段必須滿(mǎn)足兩個(gè)條件：因?yàn)殡娏鞔?，因此它們的寬度要寬；為了最小化di/dt的影響，它們又必須盡量短。

PCB版圖設(shè)計(jì)要點(diǎn)

實(shí)際上，設(shè)計(jì)人員不應(yīng)采用把導(dǎo)線(xiàn)從Vout和地引至電容的方法實(shí)現(xiàn)所謂的傳統(tǒng)版圖。這些導(dǎo)線(xiàn)將承載很大的交變電流，因此將輸出和地直接連至電容端子是個(gè)更好的方法。這樣交替變化的電流僅表現(xiàn)在電容上。連接電容的其它導(dǎo)線(xiàn)現(xiàn)在承載的幾乎是恒定電流，因而與di/dt相關(guān)的任何問(wèn)題得到了很好的解決。地是另一個(gè)經(jīng)常被誤解的難題。簡(jiǎn)單地在“第2層”放置一個(gè)地平面，并將全部地線(xiàn)連接到這一層不會(huì)有很好的效果。

圖3：將輸出和地直接連至電容端子是個(gè)更好的方法。