檢測(cè)LDMOS漏端電壓判斷是否過(guò)流方案

　　對(duì)圖3 進(jìn)行電路仿真，電源電壓VCC 為5.8 V，LDMOS 漏端檢測(cè)電壓在10～50 V 之間，柵端電壓脈沖頻率為132 kHz，占空比為60%的方波，SPICE仿真條件設(shè)置為VCC=5.8 V，V (Detect)= SIN(30,20,50k)，V (Gate)=PULSE(0,5.8,0.5u,0.5u,0.5u,3u,7u)，仿真結(jié)果如圖8 所示。在1.26 uS~4.17 uS 和8.25 uS~11.2 uS 這兩個(gè)采樣區(qū)間內(nèi)，采樣電壓V(Sample)較比較電壓V(Compare)大，輸出為低電平(過(guò)流保護(hù)，低電平有效);在15.2 uS~18.2 uS 采樣區(qū)間內(nèi)，采樣電壓V (Sample) 較比較電壓V(Compare)小，輸出為高電平，對(duì)應(yīng)不發(fā)生過(guò)流情況;其他時(shí)間段內(nèi)柵電壓處于低電平，對(duì)應(yīng)LDMOS處于關(guān)斷態(tài)，不可能發(fā)生過(guò)流，故過(guò)流輸出信號(hào)OverCurrent 為高電平。仿真結(jié)果表明，該電路確實(shí)能很好地實(shí)現(xiàn)過(guò)流保護(hù)的功能。

　　圖8 過(guò)流保護(hù)電路仿真結(jié)果

　　控制邏輯電路的仿真

　　在圖4 所示的控制邏輯中，設(shè)置時(shí)鐘CLOCK為PULSE (0,5.8,0,0,0,4u,7u)， 過(guò)流信號(hào)OVERCURRENT 在15us 時(shí)從高電平跳變?yōu)榈碗娖?，進(jìn)行仿真。PULSE 信號(hào)記錄了CLOCK 信號(hào)的開(kāi)始， 并周期性檢測(cè)過(guò)流信號(hào)。當(dāng)過(guò)流信號(hào)OVERCURRENT 低電平有效時(shí)，R 為高電平，將RS觸發(fā)器輸出Q 復(fù)位為低電平，此時(shí)FC 為高電平，柵控信號(hào)GateSwitch 輸出為低電平，關(guān)斷LDMOS。仿真結(jié)果如圖9(b)所示。

　　圖9 控制邏輯電路的仿真

　　閉環(huán)控制電路的整體仿真

　　如圖10 所示，圖3 電路和外接LDMOS 形成一個(gè)閉環(huán)控制系統(tǒng)。仿真結(jié)果如圖11 所示：在沒(méi)有發(fā)生過(guò)流時(shí)，柵極電壓的占空比最大;有過(guò)流發(fā)生時(shí)，過(guò)流信號(hào)OverCurrent 將柵極電壓強(qiáng)制設(shè)置為低電平，關(guān)斷LDMOS，從而達(dá)到了過(guò)流保護(hù)效果。

　　圖10 閉環(huán)總體仿真原理圖

　　圖11 閉環(huán)總體仿真波形

　　3 結(jié)論

　　本文闡述了幾種過(guò)流檢測(cè)方法，分析了每種方法的優(yōu)缺點(diǎn)。設(shè)計(jì)了一款閉環(huán)控制型的過(guò)流保護(hù)電路，它采用直接檢測(cè)LDMOS 管漏端電壓的方法，可以克服采用電阻檢測(cè)時(shí)消耗能量，芯片容易發(fā)熱的缺點(diǎn)，同時(shí)提高了開(kāi)關(guān)電源DC/DC 的能量轉(zhuǎn)換效率。另外，采取有比采樣電路設(shè)計(jì)，克服了工藝偏差的影響，提高了采樣精度。

　　基于3μm高壓BCD 工藝，我們?cè)贑adence 設(shè)計(jì)環(huán)境中利用電路模擬器Spectre 對(duì)該控制電路進(jìn)行了分模塊和整體模塊的仿真，結(jié)果表明該電路可以較好地實(shí)現(xiàn)實(shí)時(shí)過(guò)流保護(hù)功能。