開(kāi)關(guān)電源傳導(dǎo)EMI預(yù)測(cè)探討

　　降低開(kāi)關(guān)電源EMI，需要從噪聲源和傳播路徑入手。首先，對(duì)于噪聲源，可以通過(guò)加吸收電路，減小di/dt和dv/dt來(lái)降低其EMI水平，但是這樣一來(lái)，開(kāi)關(guān)電源的效率將會(huì)受到影響，需要對(duì)這兩者進(jìn)行一定的取舍。

　　然后是對(duì)傳播路徑進(jìn)行改進(jìn)。改進(jìn)的目的是要使傳播路徑對(duì)于干擾的阻抗增大，阻斷其向接收器的傳播，而對(duì)于電網(wǎng)提供的功率，阻抗要小，從而增加開(kāi)關(guān)電源的工作效率。

　　選取元件時(shí)需要盡量選取寄生參數(shù)影響小的元件，比如電容的ESR和ESL要盡量小，電感的寄生電容要小等。在PCB以及散熱片的位置等設(shè)計(jì)過(guò)程中，也要盡可能增大對(duì)干擾傳播路徑的阻抗，使噪聲盡可能少的通過(guò)PCB路徑傳導(dǎo)到接收器。

　　如果以上所有降低EMI的措施都完成了還沒(méi)有達(dá)到EMC的標(biāo)準(zhǔn)，就可以根據(jù)前面仿真分析得到的差模和共模干擾的波形對(duì)濾波器進(jìn)行設(shè)計(jì)。在設(shè)計(jì)濾波器的時(shí)候，也同樣要注意元件的布局，還有PCB寄生參數(shù)對(duì)濾波器阻抗的影響，其本質(zhì)也是增大對(duì)干擾的阻抗，使干擾無(wú)法通過(guò)傳播路徑。開(kāi)關(guān)電源設(shè)計(jì)流程如圖5所示。

　　圖5　開(kāi)關(guān)電源設(shè)計(jì)流程

　　6　結(jié)論

　　綜上所述，目前對(duì)于開(kāi)關(guān)電源傳導(dǎo)干擾的預(yù)測(cè)方法有時(shí)域方法和頻域方法兩種，由于時(shí)域方法需要使用很小的計(jì)算步長(zhǎng)，需要花費(fèi)很長(zhǎng)的計(jì)算時(shí)間，容易出現(xiàn)仿真結(jié)果不收斂的問(wèn)題。同時(shí)，時(shí)域仿真得到的結(jié)果往往不能清晰地分析電路中各個(gè)變量對(duì)干擾的影響。而頻域仿真物理意義清晰，更容易判斷各參數(shù)對(duì)EMI的影響，能夠?yàn)榻档虴MI提供有力依據(jù)，關(guān)鍵問(wèn)題是建立合理的干擾源和傳播途徑的頻域模型。