一種負精密基準電壓設(shè)計

在要求絕對測量的應(yīng)用場合，其準確度受使用基準值的準確度的限制。但是在許多系統(tǒng)中穩(wěn)定性和重復(fù)性比絕對精度更重要;而在有些數(shù)據(jù)采集系統(tǒng)中電壓基準的長期準確度幾乎完全不重要，但是如果從有噪聲的系統(tǒng)電源中派生基準就會引起誤差。單片隱埋齊納基準(如AD588和AD688)在10 V時具有1 mV初始準確度(0.01 %或100 ppm)， 溫度系數(shù)為1.5 ppm/°C.這種基準用于未調(diào)整的12位系統(tǒng)中有足夠的準確度(1 LSB=244 ppm)，但還不能用于14或16位系統(tǒng)。如果初始誤差調(diào)整到零，在限定的溫度范圍內(nèi)可用于14位和16位系統(tǒng)(AD588或AD688限定40℃溫度變化范圍，1 LSB=61 ppm)。

　　電路功能與優(yōu)勢

　　從正基準電壓產(chǎn)生負基準電壓的傳統(tǒng)方法只用反相運算放大器，這種方法需用兩個精密匹配的電阻。如果匹配有誤差，則最終輸出也會產(chǎn)生誤差。利用本文所述電路，無需用精密電阻即可產(chǎn)生一個負精密基準電壓，從而以更少的元件提供更高的精度。

　　電路描述

　　該電路采用1.25 V高精度串行基準電壓源ADR127和低噪聲、低失真、低失調(diào)電壓運算放大器AD8603.ADR127提供高精度1.25 V輸出。AD8603是理想的互補產(chǎn)品，功耗極低，具有出色的電源抑制比(PSRR)，并且能采用低至1.8 V的電源電壓工作。本電路中，容許的最低電源電壓為3 V ( ±1.5 V)，使基準電壓源和運算放大器均保持足夠的裕量。

　　請注意，基準電壓源ADR127為浮地的，其輸入連至+VDD電源，輸出連至AD8603的反相輸入(通過1 kΩ隔離電阻)，GND引腳則連至AD8603的輸出。(如果ADR127 GND引腳連至實際電路板的接地層，則該電路將不能正常工作。)在此配置中，ADR127充當1.25 V電壓源，連接在運算放大器的反饋環(huán)路內(nèi)。負反饋迫使運算放大器輸出–1.25 V電壓。運算放大器的輸入失調(diào)電壓引起的誤差以及基準電壓源本身引起的誤差構(gòu)成輸出電壓的全部誤差。流經(jīng)1 kΩ電阻的偏置電流所引起的誤差可忽略不計，因為運算放大器為CMOS,其輸入偏置電流極低。因此，如果負電源電壓接近基準電壓輸出，則所選的運算放大器必須具有低失調(diào)電壓和軌到軌輸出。

　　圖1.可產(chǎn)生負1.25 V基準電壓的電路

　　為使本電路正常工作，必須考慮與基準電壓源和運算放大器相關(guān)的裕量問題。VDD電源電壓必須足夠大才能滿足基準電壓源的裕量要求。ADR127要求電源電壓裕量至少為1.45 V (VIN – VOUT)，因此VDD至少應(yīng)為1.5 V(提供50 mV裕量)。對負電源的要求取決于運算放大器輸出級的裕量要求。AD8603具有軌到軌輸出級，但即便如此，本電路也應(yīng)當至少提供數(shù)百毫伏的輸出裕量。AD8603必須輸出–1.25 V,因此至少應(yīng)使用–1.5 V的VSS,以提供250 mV輸出裕量。只要裕量要求得到滿足，則可以使用±1.5 V至±2.5 V范圍內(nèi)的任何電源電壓。AD8603的額定電源電壓為5 V,絕對最大電源電壓為6 V或±3 V(使用對稱電源時)。

　　0.1 μF電容對其輸入與輸出引腳之間的基準電壓源進行去耦。1 kΩ電阻將該電容與運算放大器的反相輸入隔離。應(yīng)將一個0.1 μF低電感陶瓷去耦電容(圖中未顯示)與VDD相連，并使其非?？拷@兩個IC.多數(shù)情況下，運算放大器的最終輸出(–VREF)將被深度去耦，這就要求所選的運算放大器在處理較大的容性負載時必須保持穩(wěn)定。典型的去耦網(wǎng)絡(luò)由一個1 μF至10 μF電解電容和一個0.1 μF低電感陶瓷MLCC型電容并聯(lián)構(gòu)成。