基于SOPC的通用字符VGA顯示電路設(shè)計(jì)

摘要：文章介紹了基于Nios II的SOPC的通用字符顯示電路的設(shè)計(jì)，通過實(shí)時(shí)讀取點(diǎn)陣字庫信息并輸出到VGA端口的方法實(shí)現(xiàn)。與傳統(tǒng)方法相比，具有簡(jiǎn)單易行、便于二次開發(fā)的特點(diǎn)。以本方法進(jìn)行了電子萬年歷的設(shè)計(jì)，并在基于EP2C35F672C6的DE2開發(fā)板上下載驗(yàn)證，結(jié)果表明本方法切實(shí)可行，適合于實(shí)時(shí)信息顯示。
關(guān)鍵詞：SOPC；視頻圖形陣列字符顯示；Nios II

0 引言
VGA(視頻圖形陣列)是IBM于1987年提出的圖形顯示標(biāo)準(zhǔn)，雖然早己不是先進(jìn)的顯示標(biāo)準(zhǔn)，但由于其技術(shù)和工藝成熟、成本低廉等優(yōu)勢(shì)，目前仍有著廣泛的應(yīng)用。
現(xiàn)有基于FPGA的VGA顯示系統(tǒng)需要顯示字符，尤其是漢字時(shí)，通常方法是首先獲取所用字符的字模，加入到HDL或C代碼中調(diào)用。這種方法過程繁瑣，且系統(tǒng)通用性不強(qiáng)。本設(shè)計(jì)以任意字符顯示為特點(diǎn)，通過實(shí)時(shí)讀取點(diǎn)陣字庫實(shí)現(xiàn)字符顯示，對(duì)存儲(chǔ)空間利用率高，且靈活性好，便于進(jìn)行二次開發(fā)。

1 系統(tǒng)硬件設(shè)計(jì)
本設(shè)計(jì)使用的是基于EP2C35F672C6的DE2開發(fā)板。在SOPC Builder中，將系統(tǒng)命名為system_0，目標(biāo)板設(shè)定為預(yù)定義過的“DE2 Board”，加入NIOSII／s軟核處理器，在時(shí)鐘列表中添加50MHz的外部時(shí)鐘，在組件列表中添加所需組件，如圖1所示。

由于本設(shè)計(jì)的Nios II程序及所使用的字庫需要存儲(chǔ)在Flash中，因此添加了CFI Flash控制器以及三態(tài)Avalon總線，EPCS控制器用于存放FPGA配置信息。LED及JTAG UART組件用于調(diào)試中狀態(tài)反饋，按鈕和開關(guān)組件用于人機(jī)交互，SDRAM組件是本系統(tǒng)的運(yùn)行內(nèi)存，最后是VGA顯示IP核。
本設(shè)計(jì)中所用VGA顯示IP核符合Avalon總線規(guī)范，實(shí)現(xiàn)的功能為單色顯示，即前景色和背景色各為預(yù)先指定的一種顏色，系統(tǒng)啟動(dòng)時(shí)核內(nèi)顯存讀入一幅單色圖像作為初始顯示畫面。編程時(shí)分別以VGA_Set_Pixel或VGA_Clr_Pixel指令將某一像素置為前景色或背景色。此IP核的結(jié)構(gòu)原理如圖2所示。