水下激光成像距離選通同步控制電路設(shè)計

當(dāng)激光器發(fā)射第一個脈沖激光束時，經(jīng)分光器分光后一小部分光被PIN管接收，將光信號經(jīng)觸發(fā)電路形成高電平信號，開始啟動第一個模塊的測距功能，其中一個計數(shù)器進(jìn)行加計數(shù)而另一個計數(shù)器暫不工作。當(dāng)從目標(biāo)反射回來的光剛到達(dá)接收端時，放置在接收端的PIN管接收到信號，并通過觸發(fā)產(chǎn)生測距停止的信號，測距的結(jié)果可通過數(shù)碼管直觀看出。
當(dāng)激光脈沖發(fā)射第二個脈沖激光束時，由觸發(fā)電路產(chǎn)生的高電平信號繼續(xù)啟動第一個模塊工作，其中一個計數(shù)器以第一次計數(shù)值為初值開始做遞減計數(shù)，當(dāng)計數(shù)器減到零時，輸出高電平脈沖作為選通脈沖，打開ICCD選通門，而另外一個計數(shù)器將做第二次測距工作，進(jìn)行遞加計數(shù)，作為下一次選通計數(shù)的初值。
當(dāng)選通脈沖到來的同時啟動第二個模塊，由程序控制設(shè)定的計數(shù)初值作為起始值，計數(shù)器進(jìn)行減計數(shù)，當(dāng)計數(shù)減到零時，輸出高電平脈沖關(guān)閉ICCD選通門，一次選通過程結(jié)束，等待下一個脈沖的到來。
3．3 仿真與分析
本設(shè)計仿真在Ahera公司的開發(fā)軟件QuartersⅡ8．0中完成，使用Verilog語言對模塊進(jìn)行編輯。本文分別對兩個模塊進(jìn)行仿真，仿真結(jié)果如圖4所示。時鐘周期為2 ns，pulse為觸發(fā)脈沖，cnt為模塊中一個計數(shù)器的計數(shù)值，cntl為模塊中另一個計數(shù)器的計數(shù)值。o_pulse為選通脈沖。程序中假定測出的距離延遲時間為8個周期。由圖4可看出，cnt和cntl不斷實現(xiàn)測距和計時功能，第一個觸發(fā)脈沖到來，cnt計數(shù)完成測距功能而cnt1不工作，當(dāng)接收到目標(biāo)反射回來的觸發(fā)脈沖時，cnt實現(xiàn)計時功能而cntl完成測距工作。此功能在程序中采用的狀態(tài)機的方法實現(xiàn)。此仿真還考慮到觸發(fā)延時和ICCD的開機延時，這些延時都可通過實驗測得，在這里假定延遲為一個周期，如果沒有考慮延遲，當(dāng)cnt等于O時刻將輸出一個開機脈沖，由圖4可看出：該脈沖提前一個周期輸出，實現(xiàn)精確計時。

圖5為門延遲模塊仿真圖。從圖5可以看出，Pulse為開機脈沖，cntl為門延遲計時，當(dāng)脈沖來，計數(shù)器開始計時。在仿真中考慮到脈沖在水下傳輸?shù)难舆t問題，因此門延遲的計數(shù)初值為基準(zhǔn)，每來一個脈沖，計數(shù)初值加l，直到得到滿意的選通圖像為止。為了更加精確，程序中可采用阻塞賦值的方法產(chǎn)生微小延遲。
該設(shè)計將預(yù)置初值和計時統(tǒng)一起來，簡化在實際過程中的人為操作，一旦脈沖激光束發(fā)射將自動完成選通工作。設(shè)計中使用的邏輯資源少，可以大大減小信號傳輸延時，對電路的穩(wěn)定性能有較大提高。

4 結(jié)論
距離選通技術(shù)可以減小因后向散射產(chǎn)生的背景噪聲，提高成像系統(tǒng)的信噪比，使成像質(zhì)量得到較大提高，但需要嚴(yán)格控制時序才能有效實現(xiàn)。通過水下環(huán)境對成像質(zhì)量的分析，闡述了在水下對激光成像中存在的問題。為了提高同步控制的精確度，采用了高性能的FPGA，產(chǎn)生納秒級選通脈沖選通ICCD攝像機。傳統(tǒng)的同步控制電路中，常采用預(yù)置和計數(shù)分開，將理論計算值作為延遲計數(shù)值等，對于環(huán)境比較復(fù)雜的情況下將出現(xiàn)較大誤差。
本設(shè)計將測距思想引入該裝置中，對于未知距離的目標(biāo)以及不定距離的目標(biāo)均能自動成像，廣泛應(yīng)用于對水下目標(biāo)的探測和成像系統(tǒng)中。