基于Zigbee的CMOS無線射頻芯片的設計考慮

本文將以笙科電子的2.4GHz IEEE 802.15.4射頻收發(fā)器(適用于Zigbee標準，RF4CE則是基于Zigbee的遙控器應用規(guī)范)為例，介紹超低功率CMOS無線射頻芯片的設計概要，從電路設計到系統觀點，說明芯片設計和應用過程中需要考慮的地方。該芯片的設計考慮必須涵蓋通訊標準規(guī)格、電路的行為模式。在接收部分，介紹了2.4GHz射頻信號從天線接收后，進入LNA放大信號，經由混頻器、濾波器、限幅器、接收端信號強度指示器(RSSI)，最后到達數字解調器，然后把接收數據存入RX-FIFO。另一方面，TX-FIFO內的數字信息經過VCO與雙點差異積分調制器調制，把調制后的射頻信號通過功率放大器(PA)放大，最后經由天線輻射出去。

　　Zigbee調制方式與PA設計考慮

　　2.4GHz Zigbee標準定義250kbps展頻(DSSS)數據傳輸速率，并采用偏移四相移鍵調制加半正弦脈波整型調制方式，其等效于最小頻移鍵調制(MSK)。相對于相移鍵調制(PSK)或正交分頻多任務(OFDM)，MSK是一種恒包絡的調制方式，因此可以選用線性度不高但效率較高的PA以降低TX功耗。

　　TX發(fā)射器設計考慮

　　數字調制系統中，IQ調制是一種常見的架構。該架構將被調制的信號分成IQ成分，經由半正弦脈波整型及數字模擬轉換器(DAC)轉成模擬IQ信號，再通過四相混頻器升頻至RF信號。由于IQ信號使用數字電路實現，所以有較準確的調制指數，其缺點是需要較多的電路。

　　另一方面，由于2.4GHz Zigbee調制等效于MSK，而MSK可視為頻移鍵調制(FSK)的一種，所以可以利用壓控振蕩器(VCO)來實現頻移。由于不需要混頻器等電路，所以得以降低電路復雜度及功耗。VCO調制設計有兩種，一種為開回路，另一種為閉回路。開回路調制直接利用數據控制VCO頻率，而未使用鎖相環(huán)(PLL)或將PLL斷開。這樣雖可擁有較低功耗，但因頻率未被鎖住，會有惱人的頻漂問題。

　　相對而言，閉回路系統通常采用delta-sigma調制，其方法是改變PLL除頻器的除數，進而改變鎖相頻率。這種方法的VCO頻率是牢牢被鎖住的，可以解決頻漂的問題，但由于受到回路頻寬的限制，它通常適用于低數據率的系統。若要利用閉回路架構達到高數據率，可以采用雙點差異積分調制器，即在差異積分調制上加入VCO調制。數據經由差異積分調制的路徑上有低通的效果，即高頻數據會被濾掉。相對地，在VCO調制的路徑上有高通的效果。兩者互補的結果，就可完整地調制數據。

　　值得注意的是，VCO的電壓對頻率轉換曲線，會因半導體工藝而有變異，因此需要額外的校正電路來校正頻移量。若設計的VCO有較線性的電壓對頻率轉換曲線，則可大大降低校正電路的復雜度。

　　RX接收器設計考慮

　　零中頻及低中頻是易于實現集成型接收器的兩種架構。零中頻接收器是將RF信號降頻至基頻，然后用模擬數字轉換器(ADC)轉成數字信號，再用數字信號處理器(DSP)將數據解調出來。由于中頻頻率為零，因此信道選擇只需要用低Q值的低通濾波器(其消耗電流也相對較小)。但零中頻接收器也有一些缺點，例如直流偏移及閃爍噪聲。為解決這些問題，必須增加額外電路,并功耗。

　　低中頻接收器則是將RF信號降至適當的中頻，以緩解上述直流偏移及閃爍噪聲等問題。但是低中頻接收器存在映像干擾的問題，因此低中頻接收器需要映像抑制濾波器，此外信道選擇濾波器必須采用帶通濾波器(BPF)，這使得濾波器所需的Q值較高，也比較耗電。

　　與ODFM或PSK相比，FSK(或MSK)系統的最大優(yōu)勢是簡單的解調器。簡單的解調器也代表了較低功耗設計。FSK調制可用非同調解調。非同調解調器不需解調載波、不需要模擬數字轉換器(ADC)，也不需ADC之前的線性放大器或自動增益放大器(AGC)，從而可大幅降低電路復雜度及功耗。但非同調解調的靈敏度比同調解調略差1.5dB，所以解調器的選擇需依芯片接收靈敏度設計目標來取舍。