架構(gòu)創(chuàng)新持續(xù)提升FPGA的性能與功耗水準(zhǔn)

　　編者按：近日，All Programmable FPGA、SoC 和 3D IC 的領(lǐng)先企業(yè)賽靈思公司(Xilinx)宣布，延續(xù) 28nm工藝創(chuàng)新，投片可編程邏輯器件(PLD)行業(yè)首款20nm All Programmable器件;發(fā)布行業(yè)第一個(gè)ASIC級(jí)可編程架構(gòu)UltraScale。這些發(fā)布的背景和意義是什么?

　　先進(jìn)工藝還需配合好架構(gòu)

　　問(wèn)：為什么20nm時(shí)會(huì)出現(xiàn)UltraScale架構(gòu)呢?

　　湯立人：工藝非常重要，但也不是全部。如果要達(dá)到一定的性能和功耗，還需要架構(gòu)創(chuàng)新。如果僅僅提升制程工藝，其他不變的話，就達(dá)不到較高的性能和功耗水準(zhǔn)?！　?/p>

 

　　問(wèn)：UltraScale為什么稱(chēng)為ASIC級(jí)?會(huì)帶來(lái)哪些優(yōu)勢(shì)?

　　湯立人：可編程在功耗和性能方面是有代價(jià)的。ASIC雖然是不可編程的，但許多地方可以直接連接，效率提高。因此，就像解決交通堵塞問(wèn)題一樣，過(guò)去，有限的道路導(dǎo)致主線堵塞，現(xiàn)在通過(guò)高速路實(shí)現(xiàn)智能交通流。UltraScale架構(gòu)不僅可以解決系統(tǒng)總吞吐量擴(kuò)展和時(shí)延方面的局限性，而且還能直接突破高級(jí)節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸——互連問(wèn)題。UltraScale在布線、類(lèi)似ASIC的時(shí)鐘分布、增加CLB邏輯、控制集功能以及關(guān)鍵路徑優(yōu)化方面具有明顯的優(yōu)勢(shì)。

　　不僅如此，UltraScale架構(gòu)在完全可編程架構(gòu)中應(yīng)用了尖端的ASIC技術(shù)，能從20nm平面FET擴(kuò)展至未來(lái)的16nm 鰭式FET甚至更先進(jìn)的技術(shù)，并可從單芯片電路擴(kuò)展為3D IC。

　　滿足高帶寬應(yīng)用

　　問(wèn)：UltraScale架構(gòu)的目標(biāo)應(yīng)用是什么?

　　湯立人：基于UltraScale架構(gòu)的FPGA將支持新一代智能系統(tǒng)，滿足其新的高性能架構(gòu)要求，這些應(yīng)用包括：帶智能包處理和流量管理功能的400G OTN;帶智能波束形成功能的4X4混合模式LTE和WCDMA無(wú)線電;帶智能圖像增強(qiáng)與識(shí)別功能的4K2K和8K顯示屏;用于智能監(jiān)視與偵查(ISR)的最高性能系統(tǒng);數(shù)據(jù)中心使用的高性能計(jì)算應(yīng)用等。