基于FPGA的65nm芯片的設計方案

　　但是，很多產品開發(fā)團隊仍然習慣于使用原來的開發(fā)方法，忽視了這一簡單卻生動的結果。特別是，他們不顧風險、收益和成本因素，還在建立ASIC，而ASIC開發(fā)在這些方面都有不利影響，最明顯的是收益和成本。對于收益問題，業(yè)界在上世紀90年代后期和2000年早期過于樂觀ASIC器件的量產能力，僅采用產量這一因素來衡量應用開發(fā)，結果在財務上失敗了。在某些情況下，還是有人不考慮我們已經提到的成本問題，仍然保持一副樂觀的態(tài)度。

　　FPGA在總成本上勝出ASIC

　　65nm和后續(xù)工藝節(jié)點上需要考慮的是合理的資金分配，而ASIC設計方法成本高，預期收益回報較低。設計人員應認真考慮使用現場可編程門陣列(FPGA)。這些器件解決了當今設計人員面臨的功耗問題，有較好的ROI。

　　對于迫切的功耗問題，Altera高端65nm Stratix III系列FPGA通過各種方法來幫助開發(fā)人員降低功耗。為了使開發(fā)人員能夠在功耗需求和電路性能上達到平衡，Stratix III系列為開發(fā)人員提供了全面可編程開發(fā)環(huán)境，結合其多閾值晶體管和邏輯門長度可變晶體管技術，以及超薄和三門氧化層等技術，不但保持甚至提高了性能，而且把泄漏功耗降到了最低。

　　Stratix III系列的體系結構含有高性能自適應邏輯模塊(ALM)以及多路互聯，降低了功耗需求。它還采用了兩種創(chuàng)新的低功耗技術?？删幊坦募夹g使Stratix III中的每一可編程邏輯陣列模塊(LAB)、DSP模塊以及存儲器模塊能夠獨立工作在高速或者低功耗模式下，利用Quartus II軟件的PowerPlay功

　　能，根據性能需要，自動控制每個模塊的工作模式。另一功耗優(yōu)化技術是可選內核電壓，設計人員利用該技術可以為高性能應用選擇1.1V內核電壓，針對低功耗應用選擇0.9V內核電壓。所有這些特性使FPGA能夠在設計上平衡速率和功耗，開發(fā)人員不必在某一方面作出犧牲。

　　對于迫切的資金問題，在綜合考慮產品研發(fā)成本以及貨物售出成本(COGS)后，FPGA是開發(fā)人員在ASIC替代方案上的最佳選擇。在當今競爭激勵的市場上，COGS是決定產品收益和毛利潤的主要因素，許多設計人員在考慮FPGA時非常重視它。

　　FPGA設計的研發(fā)成本要比ASIC低幾個數量級，開發(fā)人員設計FPGA時，不用面對數百萬美元的模板成本，不需要在晶體管級單元布局布線上的高級專業(yè)技能，也不需要昂貴的自動設計工具和工藝庫。Altera Quartus II軟件等全面的開發(fā)工具處理設計中的物理細節(jié)問題，使用戶能夠將精力集中在系統(tǒng)級設計上。

　　FPGA的可編程能力還避免了今后大量的研發(fā)開支。在產品生命周期中，如果需要在已有設計中加入新功能，對FPGA重新進行編程便可以簡單地實現功能改進。而對ASIC設計進行微小的改動也需要在新模板上投入大量人力物力。

　　認識到可編程優(yōu)點的開發(fā)人員可能會考慮基于處理器的ASIC設計方法。在這一方面，FPGA同樣具有優(yōu)勢?？删幊踢壿嬙趯崿F功能上效率要比軟件高得多，和基于處理器的設計相比，不但降低了功耗，而且提高了任務執(zhí)行速度。在基于處理器的設計中，FGPA的確經常被用作硬件加速器。

　　各種客戶群大量采用FPGA，使FPGA的產效在消費類設計上和大批量ASIC水平相當。量產也使得FPGA供應商有足夠的收益來切實投入研發(fā)。結果，FPGA在體系結構、設計和工藝上是目前最先進的技術，足以和最好的ASIC進行競爭。而且，研發(fā)上的投入也保證了FPGA成為功能更強大、質量更好的可靠器件。

　　對量產的預測已經得到證實。在過去幾年中，FPGA的收益超出了半導體市場的總體水平，而且有加速發(fā)展的趨勢，原因在于芯片技術的復雜度越來越高，業(yè)界大量應用降低了對產品量產的預期。所有因素都對FPGA更加有利，而非ASIC。

　　隨著半導體技術在65nm上的突破，人們越來越關心功耗和開發(fā)成本問題。使用這些技術的芯片物理設計遇到了更多的挑戰(zhàn)，ASIC設計方法實現起來更加困難。設計人員轉向基于FPGA的設計后，能夠從芯片物理設計難題中抽身而出，讓FPGA公司去解決這些問題，把精力集中在應用和系統(tǒng)設計的核心能力以及價值定位上。