新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于FPGA的語音端點檢測

基于FPGA的語音端點檢測

作者: 時間:2011-03-21 來源:網(wǎng)絡 收藏
設計中,狀態(tài)機的設計方法是最廣泛的設計方法之一,F(xiàn)SM(有限狀態(tài)機)及其設計技術是實用數(shù)字系統(tǒng)設計的重要組成部分,是高效率、高可靠邏輯控制的重要途徑。而改進后的算法可以把整個端點判斷過程分為三個狀態(tài),可以利用狀態(tài)機來完成的設計。狀態(tài)轉換圖如圖1所示。S0、S1、S2是三個狀態(tài);E為幀能量;T1、T2分別是低門限和高門限;C1是在狀態(tài)S1中T2>E≥T1的幀數(shù);C2是在狀態(tài)S1中T2≤E的幀數(shù);C3是在狀態(tài)S2中T1>E的幀數(shù)。

本文引用地址:http://2s4d.com/article/150937.htm

  

  具體判斷過程為:(1)在S0狀態(tài)下,E

  2 實驗結果

  實驗時的聲音樣本采用電腦聲卡采集(16 kHz,8 bit)的“wav“文件, 并對常用的詞語進行實驗。圖2是詞“長沙”在Matlab上的端點仿真結果圖,其中橫坐標代表幀號、縱坐標代表幀能量。兩個字的段分別是64~82幀和95~120幀。圖3是詞“長沙”在QuartusⅡ上仿真的結果圖,其中num代表每幀的幀號,start代表開始的幀號,end代表結束的幀號。從圖1、圖2可以看出詞“長沙”的端點檢查仿真結果在Quartus Ⅱ上的和Matlab上是一致的,從圖中可以看出改進后的端點方法效果非常好。

  

  本文在加窗的過程中合理地運用了DSP Builder工具,簡化了硬件的設計,同時也加快了處理速度,是一種很值得借鑒的加窗方法。在端點判斷的算法上,用改進的Lawrence Rabiner端點檢測法,對算法門限的計算和起止點判斷做了改進,并用有限狀態(tài)機實現(xiàn)了FPGA的設計,實驗證明該算法在低信噪比的情況下能準確地找到語音信號的起止點。與其他一些端點檢測方法相比,該算法更加簡單、穩(wěn)定,所需的存儲空間小,是一種理想的硬件端點檢查方法,對語音識別系統(tǒng)的開發(fā)和設計有一定的參考價值。


上一頁 1 2 下一頁

關鍵詞: 檢測 語音 FPGA 基于

評論


相關推薦

技術專區(qū)

關閉