嵌入式測試方案及高速測試技術(shù)

前  言  

目前，在許多應(yīng)用領(lǐng)域，例如處理器、移動電話、調(diào)制解調(diào)器等產(chǎn)品，SOC技術(shù)已經(jīng)成為主要的研究方向。這類SOC芯片整合了數(shù)字邏輯電路、模擬電路、內(nèi)存模塊以及知識產(chǎn)權(quán)(IP)核，甚至將微處理器、外圍接口、通信模塊皆能包括于一芯片中。SOC芯片的應(yīng)用，對于提升系統(tǒng)性能、減少系統(tǒng)能耗、降低系統(tǒng)的電磁干擾、提高系統(tǒng)的集成度都有很大的幫助，順應(yīng)了產(chǎn)品輕薄短小的趨勢。  

安捷倫公司推出的93000 SOC測試系統(tǒng)，完全滿足業(yè)界需求，對于高速數(shù)字電路、嵌入式內(nèi)存、混合信號測試都提出了有效的解決方案。  

嵌入式內(nèi)存測試  

嵌入式內(nèi)存是SOC芯片不可或缺的組成部分，因此其測試以及分析的方法也就相當(dāng)重要。93000 SOC測試系統(tǒng)在內(nèi)存的測試上，無須額外的硬件，可直接將高速數(shù)字測試通道，作為內(nèi)存測試之用，以達(dá)到全速測試的目的，同時在運(yùn)行中切換邏輯與內(nèi)存測試，能有效提高產(chǎn)率，并進(jìn)一步作冗余分析和修補(bǔ)。  

內(nèi)存測試與除錯  

首先，在93000提供的APG(算法圖碼發(fā)生器)軟件中，我們可以描述出待測的內(nèi)存大小，包含X和Y方向的地址數(shù)、I/O位數(shù)及其與實(shí)體地址的關(guān)系，即所謂的不規(guī)則圖碼。因?yàn)?3000 SOC系統(tǒng)的獨(dú)立通道架構(gòu)，在資源安排上，可任意使用1024 個測試通道，幾乎沒有I/O數(shù)的限制，也因此在DUT 板設(shè)計與引腳安排上更具有彈性。 當(dāng)待測對象有多個內(nèi)存塊，或者是對嵌入式內(nèi)存，只有部份引腳用于內(nèi)存測試時，利用APG中可定義多個測試端口的功能，可以指定不同的引腳至不同的測試端口。但是仍須定義存取的運(yùn)作，比如讀和寫，以及這些運(yùn)作中是否需要多任務(wù)或流水線處理。  

接著便需選擇測試圖碼，其目的在于利用一連串的讀寫動作重復(fù)測試內(nèi)存的每一個單元，不同的圖碼可檢測到不同的制程錯誤，例如固定錯誤、耦合錯誤等。93000已將校驗(yàn)板、步進(jìn)6N等標(biāo)準(zhǔn)的內(nèi)存測試圖碼作成圖庫，使用者可直接選取，或者，根據(jù)待測物的特定需求，使用ASCII格式自行編輯圖碼。  

內(nèi)存測試的圖碼需占用大量的向量內(nèi)存，以12