S2C在SoCIP2013研討會上展示高速SoC原型驗證硬件K7 TAI邏輯模塊

　　S2C(思爾芯)主辦的SoCIP2013研討會5月23日在北京舉行。Algotochip、Cadence、CAST等廠商出席并發(fā)表了演講。

　　S2C董事長及首席技術(shù)官陳睦仁分析指出，基于FPGA的原型驗證是成功設(shè)計SoC產(chǎn)品的關(guān)鍵步驟，然而，目前大多數(shù)項目經(jīng)理仍把基于FPGA的原型驗證作為與主要設(shè)計和驗證流程分開的單獨過程。其結(jié)果是，需要額外的資源和時間在很短的時間內(nèi)建立原型平臺。

　　隨后，他介紹了采用S2C的整套開發(fā)工具，包括V7 TAI邏輯模塊，用于FPGA原型編譯和調(diào)試的TAI Player Pro軟件，及用于聯(lián)合建模的ProtoBridge系列DPI、C-API和SCE-MI軟件，將基于FPGA的原型驗證過程集成到從IP開發(fā)、模塊級驗證、仿真加速、SoC驗證到軟件開發(fā)的整個SoC設(shè)計和驗證流程中的方法。目的是縮短SoC設(shè)計周期。

　　S2C還在研討會現(xiàn)場展示了準(zhǔn)備在6月3-6日于美國設(shè)計自動化大會(DAC)上展示的第五代原型驗證硬件K7 TAI 邏輯模塊系列。該系列產(chǎn)品基于賽靈思(Xilinx)的28nm Kintex7 FPGA?？稍趩伟迳咸峁?10萬個ASIC邏輯門容量;有432個外部I/O;通過兩個高速差分I/O連接器，可實現(xiàn)16路、10Gbps的GTX收發(fā)器;60多個Prototype Ready接口;如需更高容量，可堆疊或并排互連幾個K7 TAI 邏輯模塊。

　　陳睦仁表示，S2C方案不僅采用賽靈思的FPGA技術(shù)，也有Altera的FPGA。因為這兩家廠商分別在隔代工藝節(jié)點上各領(lǐng)風(fēng)騷，這樣可保證S2C在每一代工藝上都能選擇性能最好的FPGA技術(shù)。

　　Algotochip在演講中介紹了把C代碼算法直接生成GDS II文件的“藍(lán)盒子”技術(shù)。

　　在ARM和x86等主流嵌入式處理器架構(gòu)盛行的今天，一些市場應(yīng)用仍離不開“年邁的”8051處理器。IP提供商CAST介紹了沒有特許使用費的8051MCU核，及基于32位RISC架構(gòu)的BA2x處理器系列。BA2x處理器的編程代碼的效率較高，在代碼和存儲器方面，該系統(tǒng)的芯片面積比8051系統(tǒng)更小。因此，可滿足8位8051用戶需要更多處理功能的需求。