基于開關(guān)轉(zhuǎn)換器的高速ADC供電解決方案(下)

　　DC/DC轉(zhuǎn)換器布板注意事項

　　良好的PCB板設(shè)計會極大程度地減小整板噪聲問題，如何設(shè)計好的PCB通常是困擾設(shè)計者的最大的難題，本文建議設(shè)計者能夠掌握如下關(guān)鍵點(diǎn)。

　　1、湊型設(shè)計原則，設(shè)計者必須盡可能地把電感、芯片、開關(guān)管緊湊地放在一起，因?yàn)樗缮⒌牟季謺沟霉β虱h(huán)路過長，而產(chǎn)生類似天線效應(yīng)，將開關(guān)噪聲輻射到周邊器件中，同時產(chǎn)生嚴(yán)重的噪聲問題;連接功率電感和開關(guān)管的銅線盡可能地使用覆銅方式連接，這樣做的目的是減小銅箔的ESL值，在高頻狀態(tài)下，ESL會等效成一個電感，引發(fā)過高的電壓過沖，造成嚴(yán)重的dv/dt。

　　2、PCB板板層應(yīng)盡量使用多層板結(jié)構(gòu)，在多層板結(jié)構(gòu)中通常有完整的地層和電源層，完整的平面層可等效成電容的極板，也就是可有效地吸收噪音，而且最重要的是完整的地層可以簡化模擬地和數(shù)字地設(shè)計，設(shè)計者可以把數(shù)字地模擬地都連入這個地層。

　　3、要使用帶有屏蔽功能的電感，因?yàn)殡姼泄ぷ鲿r會產(chǎn)生變動的磁場，而變動的磁場必然產(chǎn)生一個變動的電場，這就相當(dāng)于一個天線，對外輻射噪音;而屏蔽的電感會將磁場局限在電感內(nèi)部，從而極大減少對外界的輻射，有利于降低整板噪聲的輻射量。

　　4、電源去耦，為高速ADC供電時，應(yīng)同時采用大的低ESR的陶瓷或鉭電容作為電源去耦電容和局部(ADC引腳處)低ESR的陶瓷電容的組合。大去耦電容存儲電荷對電源層和局部去耦電容充電，局部去耦電容則提供ADC所需的高頻電流。對于局部去耦，一般建議為每個電源引腳提供一個去耦電容，并且應(yīng)盡可能靠近ADC電源引腳放置。

　　DC-DC輸出濾波器設(shè)計考慮

　　磁珠的設(shè)計考慮

　　工作原理

　　磁珠的主要原料為鐵氧體，鐵氧體是一種立方晶格結(jié)構(gòu)的亞鐵磁性材料，鐵氧體材料為鐵鎂合金或鐵鎳合金，這種材料的特點(diǎn)是高頻損耗非常大，具有很高的導(dǎo)磁率，它可以使電感的線圈繞組之間在高頻高阻的情況下產(chǎn)生的電容最小。鐵氧體材料通常應(yīng)用于高頻情況，因?yàn)樵诘皖l時它們主要呈現(xiàn)電感特性，使得損耗很小。在高頻情況下，它們主要呈現(xiàn)電抗特性并且隨頻率改變。

　　對于抑制電磁干擾用的鐵氧體，最重要的性能參數(shù)為磁導(dǎo)率和飽和磁通密度。磁導(dǎo)率可以表示為復(fù)數(shù)，實(shí)數(shù)部分構(gòu)成電感，虛數(shù)部分代表損耗，隨著頻率的增加而增加，即用公式來表示復(fù)數(shù)阻抗Z=R+jXL;因此它的等效電路為由電感L和電阻R組成的串聯(lián)電路，電感L和電阻R都是頻率的函數(shù)，所以公式應(yīng)修改為：Z=R(f)+jXL。當(dāng)導(dǎo)線穿過這種鐵氧體磁芯時，所構(gòu)成的電感阻抗在形式上是隨著頻率的升高而增加，但是在高頻和低頻段工作時表現(xiàn)出的特性不太一樣。

　　在高頻段，阻抗主要由電阻成分主導(dǎo)，隨著頻率的升高，磁芯的磁導(dǎo)率降低，導(dǎo)致電感的電感量減小，感抗成分減小，但是此時磁芯的損耗增加，電阻成分增加，導(dǎo)致總的阻抗增加，當(dāng)高頻信號通過鐵氧體時，電磁干擾被吸收并轉(zhuǎn)換成熱能的形式消耗掉(磁材的渦流損耗)。在低頻段，阻抗主要由電感的感抗構(gòu)成，低頻時R很小，磁芯的磁導(dǎo)率較高，因此電感量較大，電感L起主要作用，電磁干擾被反射而受到抑制，并且這時磁芯的損耗較小，整個器件是一個低損耗、高品質(zhì)因素Q特性的電感，這種電感容易造成諧振，因此在低頻段時可能會出現(xiàn)使用鐵氧體磁珠后干擾增強(qiáng)的現(xiàn)象。

　　設(shè)計實(shí)例

　　有上述可以得出高頻噪音可以有效地被磁珠衰減，以熱量的形式被消耗，但是超過磁珠的截止頻率以后，磁珠的濾波能力會下降，因?yàn)樗淖杩箷陆?，所以需要知道所要濾除噪聲頻段的最高頻率以及磁珠所能支持的最高頻段。以伍爾特磁珠74279252為例，首先需要確定所要濾出的噪聲頻段，比如在10MHz~100MHz以內(nèi)的噪聲是我們想要濾除的頻段，那么就需要選擇在此頻段時具有相對較高的阻抗磁珠，可以從它的阻抗圖中讀出此值：大約在40Ω~1kΩ之間。