采用低功耗28-nm FPGA降低系統(tǒng)總成本

　　Altera系統(tǒng)設(shè)計工具降低了總體擁有成本

　　Altera的集成設(shè)計環(huán)境，包括Quartus II軟件，為FPGA業(yè)界提供最先進的工具集，降低了開發(fā)成本，縮短了產(chǎn)品面市時間。采用Quartus II軟件，從概念構(gòu)思到產(chǎn)品，您能夠迅速高效的設(shè)計整個FPGA。它提供類似ASIC的時序收斂工具(TimeQuest時序分析器)，支持很多在系統(tǒng)調(diào)試功能。其高效能特性包括，Qsys系統(tǒng)集成工具、系統(tǒng)控制器、收發(fā)器工具包，以及DSP Builder和SoC虛擬目標(biāo)軟件平臺。

　　采用Qsys實現(xiàn)系統(tǒng)集成

　　Qsys是下一代SOPC Builder工具，用于幫助設(shè)計人員構(gòu)建并調(diào)整系統(tǒng)。Qsys支持用戶開發(fā)的以及商用IP模塊的快速集成，加速了您的設(shè)計流程，提高了效能。而且，Qsys支持分層設(shè)計，簡化了大規(guī)模設(shè)計的管理，例如，很容易實現(xiàn)并測試具有數(shù)百個元件的系統(tǒng)，并且可以管理，方便進行設(shè)計重用?；谛酒W(wǎng)絡(luò)體系結(jié)構(gòu)，以及自動流水線，其按鍵式性能互聯(lián)比SOPC Builder提高了2倍。最終，Qsys幫助設(shè)計人員縮短了數(shù)月的開發(fā)時間，在幾天而不是幾星期內(nèi)實現(xiàn)PCIe等內(nèi)核。

　　通過系統(tǒng)控制臺進行系統(tǒng)研究和調(diào)試

　　利用系統(tǒng)控制臺這一工具，用戶可以使用系統(tǒng)級會話功能，通過方便簡單的軟件應(yīng)用編程接口(API)，在命令行或者系統(tǒng)控制臺圖形用戶界面(GUI)中，采用腳本，或者交互式運行，在更高的抽象級上實時調(diào)試FPGA。系統(tǒng)控制臺非常適合電路板開發(fā)等任務(wù)，使設(shè)計人員能夠通過JTAG或者TCP/IP來使用和控制FPGA硬件，從而節(jié)省了數(shù)星期的時間。

　　采用具有高級模塊庫的DSP Builder進行DSP應(yīng)用設(shè)計

　　利用DSP Builder，您可以采用世界上最知名的DSP設(shè)計工具MATLAB® Simulink®來設(shè)計FPGA。采用這一設(shè)計工具，您能夠繼續(xù)停留在自己熟悉的EDA環(huán)境中，使用易于理解的原理圖輸入工具進行設(shè)計，針對目標(biāo)Altera FPGA自動生成可綜合RTL代碼。您甚至可以直接從MATLAB環(huán)境中，在Quartus II軟件中編譯設(shè)計，不需要預(yù)先學(xué)習(xí)Verilog或者VHDL便能夠開發(fā)FPGA設(shè)計。相對于個人和FPGA設(shè)計專家的投入，從工程系統(tǒng)級(ESL)設(shè)計環(huán)境到FPGA設(shè)計環(huán)境的無縫集成能夠節(jié)省設(shè)計團隊大量的投入。

　　DSP Builder為Simulink提供兩種主要插件，基本模塊庫和高級模塊庫，支持您拖動組件，把它們鏈接在一起，并進行仿真。兩種模塊庫都支持您將可綜合組件放到Simulink原理圖瀏覽器中。采用高級模塊庫，DSP Builder會自動對您的數(shù)據(jù)通路進行流水線處理，滿足您的fMAX目標(biāo)要求，盡可能重新使用模塊。

　　SoC虛擬目標(biāo)

　　Altera SoC FPGA虛擬目標(biāo)是對Cyclone V SoC FPGA中的雙核ARM Cortex-A9 MPCore嵌入式處理器開發(fā)系統(tǒng)的快速功能仿真。這一全面的原型開發(fā)工具“開箱即用”，在PC上運行，啟動Linux操作系統(tǒng)，對實際開發(fā)電路板進行建模。虛擬目標(biāo)與其仿真的實際硬件二進制和寄存器兼容，支持器件專用產(chǎn)品軟件的開發(fā)，獲得實際硬件后，不用修改就能夠在硬件中運行。采用虛擬原型開發(fā)工具，您可以在具備硬件之前迅速開始軟件開發(fā)，進一步提高軟件團隊的效能和軟件質(zhì)量。

　　為能夠全面的表示Altera SoC FPGA器件，虛擬目標(biāo)還采用了基于PC的仿真FPGA擴展功能，名為環(huán)路FPGA。如圖5所示，擴展環(huán)路FPGA支持虛擬目標(biāo)與Altera商用FPGA開發(fā)電路板的連接，在這些電路板上，您可以實現(xiàn)自己的定制IP，與虛擬目標(biāo)其他組件一起運行。利用這一特性，您可以采用定制外設(shè)和硬件加速器等FPGA硬件來測試您的軟件?！　?/p>

 

　　集成實例——采用Cyclone V FPGA的汽車分析

　　Cyclone V FPGA適用于很多應(yīng)用。目前發(fā)展很快的一種應(yīng)用是汽車分析。Cyclone V FPGA的低擁有成本以及強大的功能特性非常適合這一應(yīng)用領(lǐng)域。在進行串行視頻數(shù)據(jù)處理時，需要進行大量的計算，需要很多存儲器，這都可以利用硬核存儲器控制器、高速串行收發(fā)器、fPLL以及豐富的內(nèi)部邏輯和存儲器資源等硬件特性。

　　此外，用戶利用Altera的視頻和圖像處理(VIP)包很容易在Qsys中開發(fā)復(fù)雜視頻處理系統(tǒng)。圖6顯示了汽車中的一個視頻數(shù)據(jù)集成實例。在這一環(huán)境中可以高效的使用Cyclone V FPGA，這是因為它提供了高清晰功能和其他視頻處理特性，例如，縮放和目標(biāo)探測，不但成本低而且功耗也低?！　?/p>

 　　結(jié)論

　　Cyclone V FPGA降低了總體擁有成本。TSMC的28LP工藝設(shè)計用于盡可能降低功耗，同時也是成本最低的28-nm制造工藝。低功耗意味著提高了用戶價值鏈的系統(tǒng)可靠性，延長了系統(tǒng)壽命，降低了運營總成本。此外，Cyclone V FPGA還有很多體系結(jié)構(gòu)優(yōu)勢，有利于降低系統(tǒng)成本，這包括，硬核存儲器控制器、高效的邏輯和布線資源、fPLL、精度可調(diào)DSP模塊，以及最少的電壓軌需求等。而且，Quartus II軟件帶有Qsys和系統(tǒng)控制臺功能、DSP Builder和SoC虛擬目標(biāo)平臺，支持您高效方便的設(shè)計Cyclone V FPGA。對于FPGA設(shè)計人員，Altera硅片和設(shè)計工具協(xié)同工作，實現(xiàn)了最低的總體擁有成本。