三星和Cadence發(fā)布20納米數(shù)字設(shè)計方法

　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(納斯達克： CDNS) 日前宣布，三星電子與Cadence合作推出20納米設(shè)計方法，包含雙重圖形光刻(double patterning)技術(shù)，面向共同用戶的開發(fā)和內(nèi)部測試芯片。Cadence與三星的合作為移動消費電子產(chǎn)品帶來了新的工藝進展，使得20納米及未來工藝節(jié)點設(shè)計成為可能。

　　三星電子設(shè)備解決方案部門系統(tǒng)LSI設(shè)計技術(shù)團隊副總裁Kee Sup Kim博士說：“我們致力于移動消費電子領(lǐng)域，需要更有效的方法創(chuàng)新，并幫助我們的客戶開發(fā)差異化產(chǎn)品。通過與Cadence合作，我們開發(fā)了這種20納米設(shè)計工藝，利用現(xiàn)有最先進技術(shù)，如雙重圖形光刻技術(shù)，使先進的工藝節(jié)點設(shè)計受益。

　　雙重圖形光刻(double patterning)技術(shù)是一種新的關(guān)鍵光刻方法，為先進的工藝節(jié)點提供更高的布線密度。雙重圖形光刻技術(shù)把每個金屬設(shè)計層分為兩個芯片結(jié)構(gòu)掩膜，為20納米及更高節(jié)點的工藝實現(xiàn)更高的金屬密度和更小的硅晶體面積。

　　這是三星與Cadence多年全面合作開發(fā)先進工藝節(jié)點集成電路的最新里程碑。Cadence^® Encounter^® RTL-to-GDSII 流程， Virtuoso^® 定制/模擬流程，以及Cadence簽收解決方案都通過三星20納米制造流程的認可和應(yīng)用。

　　對于芯片的數(shù)字部分， Encounter Digital Implementation(EDI)系統(tǒng) 提供了一種用于雙重圖形更正布局和布線的自動化方法，采用了申報中的專利技術(shù)實時著色FlexColor。EDI系統(tǒng)在布局、優(yōu)化和布線過程中提高芯片面積使用率和DRC精度。對于最終簽收，工程師們采用了Cadence Encounter Timing System、Encounter Power System和QRC Extraction，通過增強技術(shù)簽收多重參數(shù)提取，在雙重圖形校值中處理變異。

　　Cadence硅實現(xiàn)部門研發(fā)高級副總裁Chi-Ping Hsu博士指出：“我們與三星的深度合作始于32納米技術(shù)，并在芯片設(shè)計和制造方面不斷帶來重要發(fā)展。三星在先進節(jié)點方面的制造經(jīng)驗加上我們面向20納米設(shè)計的工具和方法是這個項目成功的關(guān)鍵。我們希望通過與三星的合作，實現(xiàn)更多的技術(shù)進步，使用戶在20納米及更高工藝節(jié)點方面受益。