Chiplet重大研究計(jì)劃發(fā)布！最高資助300萬(wàn)元

聚焦芯粒（Chiplet）和2.5D/3D工藝，項(xiàng)目成果需在該重大研究計(jì)劃框架內(nèi)開源。作者 |  ZeR0
編輯 |  漠影
芯東西8月4日?qǐng)?bào)道，7月31日，國(guó)家自然科學(xué)基金委員會(huì)發(fā)布集成芯片前沿技術(shù)科學(xué)基礎(chǔ)重大研究計(jì)劃2023年度項(xiàng)目指南。申請(qǐng)人及依托單位需按項(xiàng)目指南中所述的要求和注意事項(xiàng)進(jìn)行申請(qǐng)。

根據(jù)項(xiàng)目指南，2023年度資助計(jì)劃優(yōu)先資助能夠解決集成芯片領(lǐng)域關(guān)鍵技術(shù)難題，并具有應(yīng)用前景的研究項(xiàng)目，要求項(xiàng)目成果在該重大研究計(jì)劃框架內(nèi)開源，擬資助培育項(xiàng)目10-20項(xiàng)，直接費(fèi)用的平均資助強(qiáng)度約為80萬(wàn)元/項(xiàng)，資助期限為3年；擬資助重點(diǎn)支持項(xiàng)目7-10項(xiàng)，直接費(fèi)用的平均資助強(qiáng)度約為300萬(wàn)元/項(xiàng)，資助期限為4年。《集成芯片前沿技術(shù)科學(xué)基礎(chǔ)重大研究計(jì)劃2023年度項(xiàng)目指南》全文如下：“集成芯片前沿技術(shù)科學(xué)基礎(chǔ)”重大研究計(jì)劃面向國(guó)家高性能集成電路的重大戰(zhàn)略需求，聚焦集成芯片的重大基礎(chǔ)問題，通過對(duì)集成芯片的數(shù)學(xué)基礎(chǔ)、信息科學(xué)關(guān)鍵技術(shù)和工藝集成物理理論等領(lǐng)域的攻關(guān)，促進(jìn)我國(guó)芯片研究水平的提高，為發(fā)展芯片性能提升的新路徑提供基礎(chǔ)理論和技術(shù)支撐。
01.科學(xué)目標(biāo)

本重大研究計(jì)劃面向集成芯片前沿技術(shù)，聚焦在芯粒集成度（數(shù)量和種類）大幅提升帶來的全新問題，擬通過集成電路科學(xué)與工程、計(jì)算機(jī)科學(xué)、數(shù)學(xué)、物理、化學(xué)和材料等學(xué)科深度交叉與融合，探索集成芯片分解、組合和集成的新原理，并從中發(fā)展出一條基于自主集成電路工藝提升芯片性能1-2個(gè)數(shù)量級(jí)的新技術(shù)路徑，培養(yǎng)一支有國(guó)際影響力的研究隊(duì)伍，提升我國(guó)在芯片領(lǐng)域的自主創(chuàng)新能力。
02.核心科學(xué)問題

本重大研究計(jì)劃針對(duì)集成芯片在芯粒數(shù)量、種類大幅提升后的分解、組合和集成難題，圍繞以下三個(gè)核心科學(xué)問題展開研究：（一）芯粒的數(shù)學(xué)描述和組合優(yōu)化理論。探尋集成芯片和芯粒的抽象數(shù)學(xué)描述方法，構(gòu)建復(fù)雜功能的集成芯片到芯粒的映射、仿真及優(yōu)化理論。（二）大規(guī)模芯粒并行架構(gòu)和設(shè)計(jì)自動(dòng)化。探索芯粒集成度大幅提升后的集成芯片設(shè)計(jì)方法學(xué)，研究多芯互連體系結(jié)構(gòu)和電路、布局布線方法等，支撐百芯粒/萬(wàn)核級(jí)規(guī)模集成芯片的設(shè)計(jì)。（三）芯粒尺度的多物理場(chǎng)耦合機(jī)制與界面理論。明晰三維結(jié)構(gòu)下集成芯片中電-熱-力多物理場(chǎng)的相互耦合機(jī)制，構(gòu)建芯粒尺度的多物理場(chǎng)、多界面耦合的快速、精確的仿真計(jì)算方法，支撐3D集成芯片的設(shè)計(jì)和制造。
03.2023年度資助的研究方向

（一）培育項(xiàng)目。基于上述科學(xué)問題，以總體科學(xué)目標(biāo)為牽引，2023年度擬圍繞以下研究方向優(yōu)先資助探索性強(qiáng)、具有原創(chuàng)性思路、提出新技術(shù)路徑的申請(qǐng)項(xiàng)目：1. 芯粒分解組合與可復(fù)用設(shè)計(jì)方法。研究集成芯片和芯粒的形式化描述，分解-組合理論及建模方法，研究計(jì)算/存儲(chǔ)/互連/功率/傳感/射頻等芯粒的可復(fù)用設(shè)計(jì)方法。2. 多芯粒并行處理與互連架構(gòu)。研究面向2.5D/3D集成的高算力、可擴(kuò)展架構(gòu)，計(jì)算/存儲(chǔ)/通信等芯粒間的互連網(wǎng)絡(luò)及容錯(cuò)機(jī)制，多芯異構(gòu)的編譯工具鏈等。3. 集成芯片多場(chǎng)仿真與EDA。研究面向芯粒尺度的電-熱-力耦合多物理場(chǎng)計(jì)算方法與快速仿真工具，面向集成芯片的綜合/布局/布線自動(dòng)化設(shè)計(jì)工具，集成芯片的可測(cè)性設(shè)計(jì)等。4. 集成芯片電路設(shè)計(jì)技術(shù)。研究面向2.5D/3D集成的高速、高能效串行/并行、射頻、硅光接口電路，大功率集成芯片的電源管理電路與系統(tǒng)等。5. 集成芯片2.5D/3D工藝技術(shù)。研究大尺寸硅基板（Interposer）的制造技術(shù)，高密度、高可靠的2.5D/3D集成工藝、材料等，萬(wàn)瓦級(jí)芯片的散熱方法，光電集成封裝工藝等。（二）重點(diǎn)支持項(xiàng)目。基于本重大研究計(jì)劃的核心科學(xué)問題，以總體科學(xué)目標(biāo)為牽引，2023年擬優(yōu)先資助前期研究成果積累較好、交叉性強(qiáng)、對(duì)總體科學(xué)目標(biāo)有較大貢獻(xiàn)的申請(qǐng)項(xiàng)目：1．高性能集成芯片容錯(cuò)互連架構(gòu)。研究大規(guī)模2.5D/3D集成芯片的容錯(cuò)互連架構(gòu)，探索多芯粒集成下可重構(gòu)互連拓?fù)浜腿蒎e(cuò)路由機(jī)制?；ミB架構(gòu)支持百芯粒/萬(wàn)核級(jí)規(guī)模下多種互連拓?fù)鋭?dòng)態(tài)重構(gòu)，容錯(cuò)機(jī)制能容忍核故障、芯粒故障、芯粒間互連故障等類型。實(shí)現(xiàn)互連架構(gòu)模擬器并開源。2. 芯粒形式化描述與仿真器。研究不同功能芯粒的分解組合的形式化描述和語(yǔ)言，并構(gòu)建基于上述描述的萬(wàn)核級(jí)集成芯片仿真器，可準(zhǔn)確模擬計(jì)算、存儲(chǔ)、IO、通信、有源硅基板（Interposer）等不少于20種芯粒行為，支持10種以上端/邊/云應(yīng)用場(chǎng)景的性能評(píng)估。實(shí)現(xiàn)形式化描述語(yǔ)言仿真器并開源。3. 支持芯粒間緩存一致性的訪存機(jī)制。研究同構(gòu)/異構(gòu)多芯粒系統(tǒng)的緩存一致性機(jī)制，探索集成芯片的多級(jí)緩存架構(gòu)、可擴(kuò)展的存儲(chǔ)管理機(jī)制以及基于片上網(wǎng)絡(luò)的訪存優(yōu)化策略。構(gòu)建芯粒間的緩存一致性訪存行為級(jí)模型，支持256核以上規(guī)模的CC-NUMA架構(gòu)，典型延遲低于100ns，并開源功能驗(yàn)證模擬器。4. 面向萬(wàn)瓦級(jí)集成芯片的供電架構(gòu)與電路。研究高功率密度集成供電架構(gòu)和電路，探索面向萬(wàn)瓦級(jí)集成芯片的多級(jí)、低損耗供電架構(gòu)?；谙冗M(jìn)封裝技術(shù)，實(shí)現(xiàn)整體峰值效率大于85%，末級(jí)DC-DC芯片電流密度大于1.5A/mm²的高效率、大功率供電電路。5. 硅基光互連接口電路。研究硅基光互連接口，探索高帶寬硅光器件、CMOS工藝兼容的收發(fā)機(jī)電路、異質(zhì)集成封裝技術(shù)，實(shí)現(xiàn)單路100Gbps以上速率、帶寬密度不低于100Gbps/mm²、能效優(yōu)于4pJ/bit的光互連接口芯片。6. 高能效的芯?；ミB并行接口電路。研究面向2.5D集成芯粒間互連的高能效、高密度并行互連接口電路。探索多速率、多協(xié)議兼容的收發(fā)機(jī)電路架構(gòu)；寬調(diào)諧范圍的時(shí)鐘生成與恢復(fù)電路；低功耗均衡技術(shù)；兼容NRZ/PAM調(diào)制模式的互連接口。實(shí)現(xiàn)單線最高速率>32Gb/s，最佳能效≤0.7pJ/bit，誤碼率≤1E-12的互連并行接口電路。7. 大規(guī)模芯?；ミB的布局布線算法。研究大規(guī)模芯?；ミB的快速自動(dòng)化布局布線算法，探索基于機(jī)器學(xué)習(xí)的信號(hào)完整性分析方法，信號(hào)完整性驅(qū)動(dòng)的芯粒布局與互連布線算法，帶約束條件的單/多目標(biāo)的最優(yōu)化布局布線算法，實(shí)現(xiàn)支持百芯粒/十萬(wàn)互連線級(jí)規(guī)模、滿足單線速率大于16Gbps的信號(hào)完整性要求集成芯片布局布線EDA工具并開源。8. 2.5D集成互連線的高效電磁場(chǎng)計(jì)算方法。研究集成芯片分層、高密度、寬頻帶互連線的高效電磁場(chǎng)建模方法，探索基于數(shù)值路徑變換算法的分層格林函數(shù)快速計(jì)算方法，網(wǎng)格剖分的自動(dòng)化與加速計(jì)算技術(shù)，實(shí)現(xiàn)對(duì)5層以上金屬互連線工藝、邊緣布線密度不小于300 IO/mm、頻率范圍覆蓋0-16GHz的互連線簽核（Sign-off）級(jí)精度快速電磁場(chǎng)仿真器并開源。9. 超高密度鍵合的基礎(chǔ)理論和界面跨尺度力學(xué)模型。研究堆疊界面的超高密度直接鍵合的基礎(chǔ)理論，探索多場(chǎng)耦合下界面的應(yīng)力應(yīng)變本構(gòu)關(guān)系，建立芯粒-晶圓鍵合界面的跨尺度力學(xué)模型。實(shí)現(xiàn)導(dǎo)電接口陣列對(duì)準(zhǔn)連通≥4×10⁴個(gè)/mm²，支撐在180℃低溫退火工藝下實(shí)現(xiàn)機(jī)械強(qiáng)度大于1.5 J/m²的高可靠性鍵合。實(shí)現(xiàn)高密度鍵合力學(xué)仿真工具并開源。10. 大尺寸硅基板（Interposer）工藝的翹曲模型與應(yīng)力優(yōu)化。研究大尺寸硅基板制造技術(shù)，構(gòu)建晶圓級(jí)翹曲模型及應(yīng)力優(yōu)化方法，探索高深寬比的TSV、高密度的深溝槽電容等制造工藝的應(yīng)力效應(yīng)機(jī)制，實(shí)現(xiàn)≥2400 mm²的大尺寸硅基板，并示范深溝槽、硅通孔等工藝流程后的12英寸晶圓翹曲值均不超過200μm。實(shí)現(xiàn)翹曲模型仿真工具并開源。
04.項(xiàng)目遴選的基本原則

（一）緊密圍繞核心科學(xué)問題，注重需求及應(yīng)用背景約束，鼓勵(lì)原創(chuàng)性、基礎(chǔ)性和交叉性的前沿探索。（二）優(yōu)先資助能夠解決集成芯片領(lǐng)域關(guān)鍵技術(shù)難題，并具有應(yīng)用前景的研究項(xiàng)目，要求項(xiàng)目成果在該重大研究計(jì)劃框架內(nèi)開源。（三）重點(diǎn)支持項(xiàng)目應(yīng)具有良好的研究基礎(chǔ)和前期積累，對(duì)總體科學(xué)目標(biāo)有直接貢獻(xiàn)與支撐。
05.2023年度資助計(jì)劃

擬資助培育項(xiàng)目10-20項(xiàng)，直接費(fèi)用的平均資助強(qiáng)度約為80萬(wàn)元/項(xiàng)，資助期限為3年，培育項(xiàng)目申請(qǐng)書中研究期限應(yīng)填寫“2024年1月1日-2026年12月31日”；擬資助重點(diǎn)支持項(xiàng)目7-10項(xiàng)，直接費(fèi)用的平均資助強(qiáng)度約為300萬(wàn)元/項(xiàng)，資助期限為4年，重點(diǎn)支持項(xiàng)目申請(qǐng)書中研究期限應(yīng)填寫“2024年1月1日-2027年12月31日”。
06.申請(qǐng)要求及注意事項(xiàng)

（一）申請(qǐng)條件。本重大研究計(jì)劃項(xiàng)目申請(qǐng)人應(yīng)當(dāng)具備以下條件：1. 具有承擔(dān)基礎(chǔ)研究課題的經(jīng)歷；2. 具有高級(jí)專業(yè)技術(shù)職務(wù)（職稱）。在站博士后研究人員、正在攻讀研究生學(xué)位以及無工作單位或者所在單位不是依托單位的人員不得作為申請(qǐng)人進(jìn)行申請(qǐng)。（二）限項(xiàng)申請(qǐng)規(guī)定。執(zhí)行《2023年度國(guó)家自然科學(xué)基金項(xiàng)目指南》“申請(qǐng)規(guī)定”中限項(xiàng)申請(qǐng)規(guī)定的相關(guān)要求。（三）申請(qǐng)注意事項(xiàng)。申請(qǐng)人和依托單位應(yīng)當(dāng)認(rèn)真閱讀并執(zhí)行本項(xiàng)目指南、《2023年度國(guó)家自然科學(xué)基金項(xiàng)目指南》和《關(guān)于2023年度國(guó)家自然科學(xué)基金項(xiàng)目申請(qǐng)與結(jié)題等有關(guān)事項(xiàng)的通告》中相關(guān)要求。1. 本重大研究計(jì)劃項(xiàng)目實(shí)行無紙化申請(qǐng)。申請(qǐng)書提交日期為2023年9月1日－2023年9月7日16時(shí)。（1）申請(qǐng)人應(yīng)當(dāng)按照科學(xué)基金網(wǎng)絡(luò)信息系統(tǒng)中重大研究計(jì)劃項(xiàng)目的填報(bào)說明與撰寫提綱要求在線填寫和提交電子申請(qǐng)書及附件材料。（2）本重大研究計(jì)劃旨在緊密圍繞核心科學(xué)問題，對(duì)多學(xué)科相關(guān)研究進(jìn)行戰(zhàn)略性的方向引導(dǎo)和優(yōu)勢(shì)整合，成為一個(gè)項(xiàng)目集群。申請(qǐng)人應(yīng)根據(jù)本重大研究計(jì)劃擬解決的具體科學(xué)問題和項(xiàng)目指南公布的擬資助研究方向，自行擬定項(xiàng)目名稱、科學(xué)目標(biāo)、研究?jī)?nèi)容、技術(shù)路線和相應(yīng)的研究經(jīng)費(fèi)等。（3）申請(qǐng)書中的資助類別選擇“重大研究計(jì)劃”，亞類說明選擇“培育項(xiàng)目”或“重點(diǎn)支持項(xiàng)目”，附注說明選擇“集成芯片前沿技術(shù)科學(xué)基礎(chǔ)”，受理代碼選擇T02，并根據(jù)申請(qǐng)項(xiàng)目的具體研究?jī)?nèi)容選擇不超過5個(gè)申請(qǐng)代碼。培育項(xiàng)目和重點(diǎn)支持項(xiàng)目的合作研究單位均不得超過2個(gè)。（4）申請(qǐng)人在申請(qǐng)書“立項(xiàng)依據(jù)與研究?jī)?nèi)容”部分，應(yīng)當(dāng)首先說明申請(qǐng)符合本項(xiàng)目指南中的具體資助研究方向（寫明指南中的研究方向序號(hào)和相應(yīng)內(nèi)容），以及對(duì)解決本重大研究計(jì)劃核心科學(xué)問題、實(shí)現(xiàn)本重大研究計(jì)劃科學(xué)目標(biāo)的貢獻(xiàn)。如果申請(qǐng)人已經(jīng)承擔(dān)與本重大研究計(jì)劃相關(guān)的其他科技計(jì)劃項(xiàng)目，應(yīng)當(dāng)在申請(qǐng)書正文的“研究基礎(chǔ)與工作條件”部分論述申請(qǐng)項(xiàng)目與其他相關(guān)項(xiàng)目的區(qū)別與聯(lián)系。2. 依托單位應(yīng)當(dāng)按照要求完成依托單位承諾、組織申請(qǐng)以及審核申請(qǐng)材料等工作。在2023年9月7日16時(shí)前通過信息系統(tǒng)逐項(xiàng)確認(rèn)提交本單位電子申請(qǐng)書及附件材料，并于9月8日16時(shí)前在線提交本單位項(xiàng)目申請(qǐng)清單。3. 其他注意事項(xiàng)。（1）為實(shí)現(xiàn)重大研究計(jì)劃總體科學(xué)目標(biāo)和多學(xué)科集成，獲得資助的項(xiàng)目負(fù)責(zé)人應(yīng)當(dāng)承諾遵守相關(guān)數(shù)據(jù)和資料管理與共享的規(guī)定，項(xiàng)目執(zhí)行過程中應(yīng)關(guān)注與本重大研究計(jì)劃其他項(xiàng)目之間的相互支撐關(guān)系。（2）為加強(qiáng)項(xiàng)目的學(xué)術(shù)交流，促進(jìn)項(xiàng)目群的形成和多學(xué)科交叉與集成，本重大研究計(jì)劃將每年舉辦1次資助項(xiàng)目的年度學(xué)術(shù)交流會(huì)，并將不定期地組織相關(guān)領(lǐng)域的學(xué)術(shù)研討會(huì)。獲資助項(xiàng)目負(fù)責(zé)人有義務(wù)參加本重大研究計(jì)劃指導(dǎo)專家組和管理工作組所組織的上述學(xué)術(shù)交流活動(dòng)。（四）咨詢方式。國(guó)家自然科學(xué)基金委員會(huì)交叉科學(xué)部二處聯(lián)系電話：010-62329489

*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀點(diǎn)，如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。