關于你的PCB走線長度:多長才算太長?
偶爾,我會從讀者那里得到一個問題,激起我的興趣,最后引發(fā)一場激烈的辯論、研究或問答環(huán)節(jié)。最近我收到的一個問題涉及PCB走線長度、信號標準和組件規(guī)格。下面是一個釋義的問題:
這總是一個有趣的問題,因為它可以從多個角度來解決。在這種情況下,組件在標準層壓板上高速運行在PCIe上(在帶寬的高端,Dk~4和Df~0.02)。不難看出,問題在于增加從邊緣連接器到接收器的跡線長度,以及組件是否能夠容忍增加的距離,并且仍然在信道中恢復信號。
您將如何著手調查在這個通道中您可以容忍的最大PCB跟蹤長度?事實上,由于多種原因,任何信令標準都沒有一個最大PCB跟蹤長度值。相反,我們必須觀察信號傳播時信道中的損耗。在這個特別的部分,答案是相當令人驚訝的。繼續(xù)閱讀以了解更多。
答案是:看看全損兩個元件之間可以放置的最大PCB跟蹤長度取決于多個因素。其中包括:
信號協議:信令標準規(guī)定了互連設計應達到的最低性能水平。這些需求并不能保證設計能夠工作,但它們確實為您提供了一個基線,可以用于設計目標。
組件規(guī)格:有些組件可以滿足信令標準中的要求,但這仍然不能保證信道正常工作。
PCB層壓板和損耗:所有損失PCB層壓板會降低信號幅度并產生失真,因此在確定跡線長度時需要包括這些損耗源。
傾斜和相位失真:在某些情況下,由于光纖編織效應,斜交會累積,這取決于路由路徑。這在占據~20ghz和更高頻率的信號部分中是最有問題的信號中的相位失真 .
考慮到所有這些,讓我們看看損失在英吉利海峽的累積情況。下圖顯示了我們所考慮的示例信道中的總損耗。這些損失中有一部分是沿著痕跡的長度集中起來的。不管損耗來自何處,我們只需將它們加起來,以分貝為單位,如果愿意,我們可以將其轉換回十進制衰減值。
這里的重點是:我不在乎這些損失是從哪里來的,它們加在一起會限制到達接收器的功率。因為信號在變得不可恢復之前只能承受這么大的損失全損將PCB跟蹤長度限制為某個最大值。
累積損耗插入沿單個記錄道的插入損耗(以dB為單位)取決于長度,并與傳播常數的長度和實部有關:
只要你知道傳播常數和互連長度,你就知道總損耗;它只是插入損耗加上沿著互連的每個接口的回波損耗。如果需要,您可以翻轉插入損耗的關系,并確定可接受的損耗和最大跟蹤長度(只要您可以確定傳播常數)。
如果指定了長度怎么辦?讓我們回到最初的問題上來。在這個交換中,接收器組件以時間來指定最大PCB跟蹤長度,而不是以損失預算或字面跟蹤長度來指定。換句話說,他們假設你知道群/相速度(或傳播延遲)對于在互連上傳輸的信號。如果你知道分散,那么你就知道你必須這樣做PCB跟蹤長度匹配與頻率因為信號的速度隨頻率變化。
無論您看到指定的特定長度還是指定的時間,這兩個值都將僅適用于特定的PCB層壓板和跟蹤幾何圖形。如果使用不同的PCB層壓材料或跡線幾何體,則長度值不再有效,因為沿該跡線長度經歷的損耗將不同。在這種情況下,您需要使用與互連上的最大損耗相對應的傳播常數將指定的最大PCB跟蹤長度轉換為新的跟蹤長度。您可以使用以下比率:
哪里γ 是信號的傳播常數,L是長度值。在這里,我得到了γ 這告訴我們沿互連的損耗。如果你看看上面的第一個等式,你應該很容易看到左手邊只是一個損失預算。將這些值與傳播常數的適當值一起使用,可以得到新的最大PCB跟蹤長度。
模擬和場解算器可以提供幫助在設計級別可以采取一些步驟來增加允許的跡線長度,以防止過度損耗:
使用低損耗材料,如聚四氟乙烯層壓材料
選擇損耗更低的連接器
移除多余的過孔和背刺鉆
嘗試修改軌跡幾何體,使其具有較低的損耗
如果給了互連的時間或長度約束,則只需要新舊互連的傳播常數來確定新的長度。如果您使用的是Altium Designer,您可以使用Layer Stack Manager來計算阻抗控制網絡的傳播延遲,并且可以使用它來設置相關網絡類的跟蹤長度限制。
*博客內容為網友個人發(fā)布,僅代表博主個人觀點,如有侵權請聯系工作人員刪除。