AMD 推出 AU7P FPGA 和 ZU3T 自適應 SoC

Romisaa Samhoud

AMD 產(chǎn)品線經(jīng)理

隨著 Zynq? UltraScale+? MPSoC 和 Artix? UltraScale+ FPGA 取得成功，AMD 現(xiàn)推出兩款全新器件，進一步擴展 UltraScale+ 系列。 

全新 AU7P 和 ZU3T 器件基于 16nm FinFET 工藝，適用于低功耗、高每瓦性能的小型應用。盡管作為具備可編程邏輯、收發(fā)器的 UltraScale+ 系列的入門款，但這些小巧、低成本、低功耗的器件提供了眾多強化特性，例如高 IO-邏輯密度、UltraRAM、DSP 等。

AU7P 器件預計將于 2023 年下半年開始出貨預量產(chǎn)和量產(chǎn)芯片。ZU3T 器件預計將于 2023 年上半年開始向早期試用客戶提供預量產(chǎn)芯片，量產(chǎn)芯片預計將于 2023 年下半年提供。

AU7P 和 ZU3T 器件也將提供車規(guī)級（ XA ）器件，符合 AEC-Q100 測試規(guī)范和 ISO26262 ASIL-C 全面認證。這款可擴展的解決方案非常適合各種汽車客戶平臺，不僅能提供適當?shù)拿客咝阅?，同時還整合了關鍵的功能安全和信息安全特性。

尾注：

1. AUS-001：靜態(tài)功耗計算基于 AU10P 擴展，用 AU7P 在賽靈思功耗估算器 (XPE) 工具版本 2022.1.2 上的靜態(tài)功耗估算，時間為 2022 年 10 月 24 日。拓展功耗參考 AU7P 邏輯單元比較差異計算得出。實際靜態(tài)功耗可能與實際部件參數(shù)存在差異。  

2. AUS-004：計算基于已發(fā)布的 Artix UltraScale+ 參數(shù)，使用 HDIO。AU7P 有 144 HDIO，而 AU10P 有 72 HDIO。

3. AUS-005：計算基于已發(fā)布的 Artix UltraScale+ 參數(shù)，使用總 IO (HD + HP)。AU7P 有最大 248 總 IO，而 AU10P 有最大 228 總 IO。

4. AUS-006：計算基于已發(fā)布的 Artix UltraScale+ 參數(shù)，使用總塊 RAM (BRAM)。AU7P 有 3.8Mb BRAM， 而 AU10P 有 3.5Mb BRAM。

5. ZUS-001：靜態(tài)功耗計算基于 ZU4 擴展，用 ZU3T 在賽靈思功耗估算器 (XPE) 工具版本 2022.1.2 上的靜態(tài)功耗估算，時間為 2022 年 10 月 24 日。拓展功耗參考ZU3T邏輯單元比較差異計算得出。實際靜態(tài)功耗可能與實際部件參數(shù)存在差異。  

6. ZUS-004：基于已發(fā)布的 Zynq UltraScale+ 參數(shù)。ZU3 共有 24 Gb/s 帶寬（4 PS-GTR @ 6Gb/s），ZU3T 共有 124 Gb/s（4 PS-GTR @ 6Gb/s + 8 GTH @ 12.5Gb/s）帶寬。

7. ZUS-005：基于已發(fā)布的 Zynq UltraScale+ 參數(shù)。ZU3 有 360 個 DSP 片，而 ZU3T 有576 個 DSP 片。 

8. ZUS-006：計算基于已發(fā)布的 Zynq UltraScale+ 參數(shù)，在可用情況下均使用總塊 RAM (BRAM) + UltraRAM。ZU3 的總 BRAM 和 UltraRAM 為 7.6Mb，ZU3T 為 17.1Mb。