來源：內(nèi)容由半導(dǎo)體行業(yè)觀察（ID：icbank）編譯自semiwiki，謝謝。
正如大家所知道，英特爾的舊路線圖有14nm、10nm 和 7nm 工藝，其中 7nm 是第一個(gè)基于 EUV 的工藝，密度比 10nm 提高了 2 倍。英特爾最終更新了他們的路線圖，使其與三星和臺(tái)積電使用的編號(hào)方案更加一致。 英特爾有幾個(gè)版本的 10nm 工藝，原始版本（或兩個(gè)），然后是super fin和enhanced super fin版本。在新方案下，英特爾的 10nm enhancedsuper fin 版本變成了Intel 7，而之前的 7nm 工藝被Intel 4 取代。 英特爾 10nm 的晶體管密度約為每平方毫米 1 億個(gè)晶體管，這與三星和臺(tái)積電 7nm 工藝的密度一致。我也相信英特爾的enhanced super fin 工藝的性能與代工 7nm 工藝中的任何一個(gè)相比都一樣好深圳更好。因此，將英特爾的 10nm enhanced super fin 重命名為intel 7 是一個(gè)更符合代工廠數(shù)的名稱。 當(dāng)英特爾宣布Intel 4 時(shí)，他們表示它將提供 20% 的每瓦性能改進(jìn)和顯著的密度改進(jìn)，但他們沒有提供具體數(shù)字。我認(rèn)為這可能意味著他們正在放棄追求以前一直所追隨的 2 倍的密度改進(jìn)，但提示表顯示它相對(duì)于 7nm 仍然是 2 倍。這會(huì)將密度置于臺(tái)積電的 5nm 和 3nm 工藝之間，因此 Intel 4 再次成為與代工廠命名約定一致的名稱。 這是否意味著intel 4 將在每平方毫米約 2 億個(gè)晶體管？這實(shí)際上是一個(gè)沒有你想象的那么直接的問題。當(dāng)公司披露其流程的尺寸時(shí)，他們通常會(huì)披露小于標(biāo)準(zhǔn)單元中的值。例如，臺(tái)積電表示他們的 7nm 工藝具有 54nm 接觸多晶硅間距 ( contacted poly pitch：CPP)，但我們的戰(zhàn)略合作伙伴TechInsights 在實(shí)際設(shè)計(jì)中測(cè)量標(biāo)準(zhǔn)單元中的 57nm。當(dāng)我們描述一個(gè)制程時(shí)，我們已經(jīng)標(biāo)準(zhǔn)化的是使用在實(shí)際零件上看到的最密集的標(biāo)準(zhǔn)單元（一旦零件可用于分析）。TechInsights 于 2018 年首次看到英特爾的10nm 部件，TechInsights 將其稱為第一代。 第 1 代的 54nm CPP 與英特爾聲稱的一致。TechInsights 在 2019 年看到了同樣具有 54nm CPP 的第2 代部件（fin高于第 1 代，表明是新一代）。當(dāng)英特爾推出 10nm 的super fin版本時(shí)，他們?yōu)楦咝阅軉卧砑恿丝蛇x的60nm CPP。TechInsights 分析了這些部件（第 3 代）并看到了 54nm 和 60nm CPP 單元。根據(jù)我們的慣例，這仍然可以計(jì)算出每平方毫米大約 1 億個(gè)晶體管。 有趣的是，TechInsights 最近對(duì)enhanced super fin 工藝（10nm 第 4 代，現(xiàn)在稱為 Intel 7）進(jìn)行了分析。這個(gè)工藝還有一個(gè)可選的 60nm CPP，但有趣的是在標(biāo)準(zhǔn)單元邏輯中，TechInsights 只看到了 60nm CPP，沒有 54nm CPP 和更高的軌道高度。這導(dǎo)致計(jì)算出的密度約為每平方毫米 6000 萬個(gè)晶體管。那么intel 4 是每平方毫米 2 億個(gè)晶體管（100 x 2）還是每平方毫米 1.2 億個(gè)晶體管（60 x 2）？這值得我們繼續(xù)觀察 我的信念是每平方毫米將有 2 億個(gè)晶體管，但看看實(shí)際設(shè)計(jì)中有多少利用了這種密度將會(huì)很有趣。 提示表中有更多數(shù)據(jù)可以幫助回答這個(gè)問題。領(lǐng)先工藝芯片公開的CPP為50nm，最小金屬間距為30nm。當(dāng)前的前沿工藝都使用單個(gè)擴(kuò)散中斷，因此我們也將在這里假設(shè)。剩下的唯一問題是軌道高度，如果我假設(shè)每個(gè)單元有 1 個(gè)鰭片 5 軌道單元，那么密度大約是每平方毫米 2 億個(gè)晶體管。單個(gè)鰭單元可能需要積極的性能增強(qiáng)來滿足英特爾的性能要求，在此過程中還可能存在其他設(shè)計(jì)-技術(shù)-協(xié)同優(yōu)化。對(duì)于沒有埋入式電源軌的 FinFET，5 軌單元是可能的，因此這可能是一種解決方案。 看看整篇論文中包含哪些其他數(shù)據(jù)將會(huì)很有趣。英特爾提供這篇論文的事實(shí)確實(shí)為英特爾有望在今年晚些時(shí)候推出英特爾 4 增加了額外的分量。
*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀點(diǎn)，如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。
加入技術(shù)交流群
