processor(dsp) 文章進(jìn)入processor(dsp)技術(shù)社區(qū)

多媒體處理器DM642及其在視頻監(jiān)控中的應(yīng)用

　　引　言　　視頻監(jiān)控系統(tǒng)的設(shè)計(jì)方案有很多種，但是市場(chǎng)產(chǎn)品的主流一般選擇兩種方案：一是基于CPU和專用的視頻編解碼ASIC芯片。該方案選擇以ARM為核心的CPU和專用媒體處理芯片搭建。優(yōu)點(diǎn)是開(kāi)發(fā)時(shí)間相對(duì)較短，但由于采用ASIC，靈活性較差，產(chǎn)品一旦定型，很難更改。二是采用面向媒體處理的專用DSP。其開(kāi)發(fā)時(shí)間不長(zhǎng)，優(yōu)點(diǎn)是由于算法是軟件代碼，所以可以不斷對(duì)產(chǎn)品性能進(jìn)行升級(jí)，重復(fù)開(kāi)發(fā)成本較低。由全球最大的DSP制造商德州儀器（TI）推出的TMS320DM642（以下簡(jiǎn)稱DM642）作為一款高性價(jià)比、專用于多
關(guān)鍵字：多媒體處理器視頻監(jiān)控 ASIC CPU DSP CCS DM642

一種ARM+DSP協(xié)作架構(gòu)的FPGA驗(yàn)證實(shí)現(xiàn)

　　介紹了以ARM+DSP體系結(jié)構(gòu)為基礎(chǔ)的FPGA實(shí)現(xiàn)。在其上驗(yàn)證應(yīng)用算法，實(shí)現(xiàn)了由ARM負(fù)責(zé)對(duì)整個(gè)程序的控制，由DSP負(fù)責(zé)對(duì)整個(gè)程序的計(jì)算，最大程度地同時(shí)發(fā)揮了ARM和DSP的各自優(yōu)勢(shì)。　　ARM通用CPU及其開(kāi)發(fā)平臺(tái)，是近年來(lái)較為流行的開(kāi)發(fā)平臺(tái)之一，而由ARM+DSP的雙核體系結(jié)構(gòu)，更有其獨(dú)特的功能特點(diǎn)：由ARM完成整個(gè)體系的控制和流程操作，由DSP完成具體的算法和計(jì)算處理。這樣，不但可以充分地發(fā)揮ARM方便的控制優(yōu)勢(shì)，同時(shí)又能最大限度地發(fā)揮DSP的計(jì)算功能。這在業(yè)界已逐漸成為一種趨勢(shì)。　　本
關(guān)鍵字： ARM DSP FPGA 軟硬件協(xié)同驗(yàn)證 SoC

基于TMS320DM270的長(zhǎng)途客車無(wú)線視頻監(jiān)控系統(tǒng)

隨著公路交通的不斷發(fā)展，長(zhǎng)途客運(yùn)車也隨之不斷增長(zhǎng)，方便人們出行的同時(shí)，交通事故不斷發(fā)生，盜竊、搶劫也時(shí)有發(fā)生...
關(guān)鍵字： DSP 模塊 ARM 長(zhǎng)途客運(yùn) 內(nèi)核視頻監(jiān)控系統(tǒng) 無(wú)線網(wǎng)絡(luò) ioctl 函數(shù)指針 TEXTADDR

基于TMS320F206 DSP的圖像采集卡設(shè)計(jì)

提出了一種使用視頻A/D芯片TLC5510與低檔DSP芯片TMS320F206實(shí)現(xiàn)圖像采集的接口設(shè)計(jì)方案，同時(shí)給出了接口程序，為低檔DSP芯片提供了一條新的應(yīng)用途徑。
關(guān)鍵字：采集卡設(shè)計(jì) 圖像 DSP TMS320F206 基于

汽車電子MCU技術(shù)原理與需求分析

　　汽車作為一部大型的機(jī)電一體化設(shè)備，汽車電子在汽車整體成本中的比例越來(lái)越大。目前歐美發(fā)達(dá)國(guó)家汽車電子的平均成本達(dá)350美元以上，其涵蓋了從車身控制、動(dòng)力傳動(dòng)、車身安全，到車內(nèi)娛樂(lè)的各個(gè)方面。　　微控制器（MCU）作為汽車電子系統(tǒng)內(nèi)部運(yùn)算和處理的核心，也遍布懸掛、氣囊、門控和音響等幾十種次系統(tǒng)（Sub-System）中。由于汽車作為高速交通工具承載了對(duì)用戶生命安全的保障，同時(shí)汽車經(jīng)常工作在十分惡劣的環(huán)境中，其對(duì)內(nèi)部電子設(shè)備的可靠性要求要遠(yuǎn)高于一般性電子產(chǎn)品。因此汽車電子所用的MCU與一般性產(chǎn)品的結(jié)構(gòu)差
關(guān)鍵字：汽車電子 MCU CAN LIN 系統(tǒng)總線嵌入式閃存 DSP

基于FPGA和DSP的音頻采集卡的實(shí)現(xiàn)

本文介紹了一種基于FPGA和DSP的多通道音頻采集卡的設(shè)計(jì)和實(shí)現(xiàn)方案，該卡能夠工作在多種采樣率下并可以使用DSP中不同的音頻算法用于滿足不同場(chǎng)合，并通過(guò)PC104接口將處理后的數(shù)據(jù)上傳至主機(jī)。
關(guān)鍵字：采集卡實(shí)現(xiàn) 音頻 DSP FPGA 基于

利用多目標(biāo)建模技術(shù)降低ECU軟件成本

　　多目標(biāo)建模是一種電子控制單元(ECU)開(kāi)發(fā)技術(shù)，它采用了基于模型的設(shè)計(jì)方法和自動(dòng)嵌入式代碼生成技術(shù)。利用多目標(biāo)建模技術(shù)可以為各種嵌入式DSP、微處理器和微控制器建立算術(shù)模型，并實(shí)現(xiàn)代碼的自動(dòng)生成。軟件開(kāi)發(fā)人員也因此可以節(jié)省許多時(shí)間和精力，因?yàn)樗麄儾辉傩枰獮槊總€(gè)嵌入式目標(biāo)器件編寫(xiě)、測(cè)試和重編代碼。　　在這方面，Visteon公司正在使用多目標(biāo)建模技術(shù)開(kāi)發(fā)動(dòng)力控制系統(tǒng)。他們的方法以數(shù)據(jù)字典的創(chuàng)建為基礎(chǔ)，而數(shù)據(jù)字典用來(lái)控制模型仿真和嵌入式代碼生成時(shí)使用的數(shù)據(jù)類型。利用這種方法可以仿真設(shè)計(jì)思路
關(guān)鍵字： ECU 多目標(biāo)建模嵌入式 DSP 微處理器微控制器

基于DSP的下一代車載娛樂(lè)系統(tǒng)

　　車載娛樂(lè)系統(tǒng)的技術(shù)發(fā)展趨勢(shì)正在變得日益復(fù)雜，通過(guò)銅纜發(fā)送音頻數(shù)據(jù)的簡(jiǎn)單音頻系統(tǒng)已經(jīng)成為過(guò)去。為了滿足多通道音頻處理和分布式視頻的要求，復(fù)雜的網(wǎng)絡(luò)處理變得越來(lái)越流行。特別是與數(shù)字傳輸內(nèi)容保護(hù)(DTCP)加密和解密方法相關(guān)的面向媒體的系統(tǒng)傳輸(MOST)光網(wǎng)絡(luò)正在被許多高擋和中檔汽車采用，這種趨勢(shì)以及車載音頻系統(tǒng)通常必須以變化的采樣頻率適應(yīng)多種輸入源(調(diào)幅和調(diào)頻、CD、DVD、蜂窩電話和導(dǎo)航系統(tǒng)輸入)這個(gè)事實(shí)給數(shù)字信號(hào)處理器(DSP)供應(yīng)商增加了壓力，要求他們提供增強(qiáng)性能和更高集成度的處理器。　　基于
關(guān)鍵字： DSP 車載娛樂(lè) MOST 音頻 Visual Audio

Xilinx推出全球性能最高的可配置DSP解決方案

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司（ Xilinx, Inc. (NASDAQ: XLNX) ）今天宣布其屢獲殊榮的65nm Virtex-5 SXT FPGA平臺(tái)新增針對(duì)高性能數(shù)字信號(hào)處理（DSP）而優(yōu)化的Virtex™-5 SXT240T器件。該器件高達(dá)528GMACs的乘法累加性能和超過(guò)190 GFLOPS的單精度浮點(diǎn)DSP性能，為廣播視頻、醫(yī)療成像、無(wú)線通信、國(guó)防和高性能計(jì)算等應(yīng)用的開(kāi)發(fā)人員提供了全球性能最高的可配置DSP解決方案。　　“支持高分辨率（HD）視
關(guān)鍵字： Xilinx DSP 賽靈思廣播視頻醫(yī)療成像無(wú)線通信國(guó)防高性能計(jì)算 IP內(nèi)核

基于ARM9內(nèi)核Processor對(duì)外部NAND FLASH的控制實(shí)現(xiàn)

目前流行的ARM9 CPU中,沒(méi)有集成NAND FLASH的控制器,可以通過(guò)使用NOR FLASH的控制器或者VLIO的控制器,實(shí)現(xiàn)對(duì)外部NAND FLASH的控制.實(shí)測(cè)結(jié)果顯示,用8 b I/O的NAND FLASH,在文件系統(tǒng)下讀/寫(xiě)的速度為3 MB/s,擦除的速度為65 MB/s,滿足現(xiàn)在流行手持設(shè)備對(duì)Memory的要求.
關(guān)鍵字： Processor FLASH ARM9 NAND

SVPWM信號(hào)發(fā)生器的VHDL實(shí)現(xiàn)

　　近年來(lái)，DSP在SVPWM(空間矢量脈寬調(diào)制)控制領(lǐng)域得到了廣泛應(yīng)用。　　但是使用DSP單核心的控制方法仍然存在一些缺陷：基于軟件的：DSP在實(shí)現(xiàn)SVPWM觸發(fā)信號(hào)時(shí)需要較長(zhǎng)的時(shí)鐘周期；微處理器中不確定的中斷響應(yīng)會(huì)導(dǎo)致PWM脈沖的相位抖動(dòng)。針對(duì)以上問(wèn)題，本文提出了一種利用FPGA實(shí)現(xiàn)的SVPWM信號(hào)發(fā)生器，系統(tǒng)結(jié)構(gòu)如圖1所示。作為DSP的外圍接口電路，該信號(hào)發(fā)生器能夠屏蔽DSP內(nèi)部錯(cuò)誤中斷對(duì)輸入時(shí)間信號(hào)的影響，保證輸出完整的SVPWM觸發(fā)信號(hào)波形，其三相并行處理結(jié)構(gòu)還能夠有效提升系統(tǒng)的動(dòng)態(tài)響應(yīng)速度
關(guān)鍵字： DSP SVPWM VHDL 信號(hào)發(fā)生器

基于DSP的彩色TFT-LCD數(shù)字圖像顯示技術(shù)研究(圖)

關(guān)鍵字：顯示技術(shù) 研究圖像數(shù)字 DSP 彩色 TFT-LCD 基于

DSP技術(shù)協(xié)助進(jìn)行高速串行數(shù)據(jù)分析

串行總線技術(shù)上的信號(hào)完整性測(cè)量已經(jīng)成為設(shè)計(jì)人員測(cè)量工作的重要組成部分，如PCI Express 2.0、串行ATA III和HDMI 1.3。一致性測(cè)試中遇到的許多問(wèn)題源于波形上的不理想特點(diǎn)，如噪聲、抖動(dòng)和定時(shí)畸變。串行標(biāo)準(zhǔn)縮窄了定時(shí)容限，要求測(cè)量工具中提供更多的帶寬和更高的精度。與此同時(shí)，還要求使測(cè)量本身的影響達(dá)到最小化。
關(guān)鍵字： DSP 高速串行數(shù)據(jù)分析

使用MATLAB為System Generator for DSP創(chuàng)建IP(圖)

關(guān)鍵字： DSP 創(chuàng)建 IP for Generator MATLAB System 使用

基于DSP的數(shù)字助聽(tīng)器開(kāi)拓

　　1、數(shù)字助聽(tīng)器開(kāi)拓是必然的技術(shù)支持　　助聽(tīng)器的設(shè)計(jì)具有嚴(yán)格的技術(shù)要求。助聽(tīng)器必須足夠小的體積(以便置于人耳之中或其后部)、極低的運(yùn)行功耗且不得引入噪聲或失真。為滿足這些要求，現(xiàn)有的助聽(tīng)器件消耗的電流低于1mA，工作電壓為1V，并占用不到的硅片面積(通常這意味著兩個(gè)或三個(gè)元件需要彼此堆疊放置)。　　典型的模擬助聽(tīng)器由具有非線性輸入/輸出功能以及頻率相關(guān)增益的放大器所組成。但是，與數(shù)字處理相比，這種模擬處理的缺點(diǎn)在于其依賴定制電路、不具備可編程性且成本較高。相比于同類模擬
關(guān)鍵字： DSP 數(shù)字助聽(tīng)器傳導(dǎo)型聽(tīng)力損失感覺(jué)神經(jīng)型聽(tīng)力損失集成電路