首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> mcu-fpga

mcu-fpga 文章 最新資訊

FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

  • 本心率計(jì)在數(shù)字式心率計(jì)的基礎(chǔ)上，采用FPGA和VHDL語言實(shí)現(xiàn)，減少了元器件使用數(shù)量，提高了測(cè)量精度和可靠性。該電路能夠?qū)崟r(shí)采集并測(cè)量人體心跳的瞬時(shí)和平均心跳速率，判斷并顯示心率狀態(tài)（即心跳是否正常、是否過快或過慢、是否有心率不齊現(xiàn)象）。如果心率過快或過慢或者有心率不齊現(xiàn)象，那么將用不同顏色發(fā)光管進(jìn)行閃爍報(bào)警顯示。

  • 關(guān)鍵字： FPGA  數(shù)字式  電路  工作原理    

基于POWER PC+FPGA架構(gòu)的飛行試驗(yàn)振動(dòng)數(shù)據(jù)實(shí)時(shí)分析

  • 摘要：飛行試驗(yàn)振動(dòng)信號(hào)具有采樣率高、數(shù)據(jù)量大、處理復(fù)雜的特點(diǎn)，在現(xiàn)有條件下，通過遙測(cè)鏈路很難將大量的振動(dòng)數(shù)據(jù)實(shí)時(shí)傳輸至地面監(jiān)控系統(tǒng)。針對(duì)試飛測(cè)試的需要，結(jié)合某型號(hào)的試飛關(guān)鍵技術(shù)攻關(guān)研究，突破試飛振動(dòng)數(shù)
  • 關(guān)鍵字： POWER  FPGA  PC  架構(gòu)    

Silicon Labs混合信號(hào)MCU簡化全速USB連接設(shè)計(jì)

  • 　　高性能模擬與混合信號(hào)IC領(lǐng)導(dǎo)廠商Silicon Laboratories (芯科實(shí)驗(yàn)室有限公司, Nasdaq: SLAB)今日宣布推出兩類USB MCU系列產(chǎn)品，為業(yè)界提供了最快、最易用和經(jīng)濟(jì)的USB連接方案。新型C8051F38x和C8051T62x/32x USB MCU系列產(chǎn)品進(jìn)一步擴(kuò)展了Silicon Labs廣受歡迎的USB MCU產(chǎn)品組合，適用于大范圍應(yīng)用。
  • 關(guān)鍵字： Silicon  MCU  USB  

基于Cyclone III FPGA的DDR2接口設(shè)計(jì)分析

  • DDR SDRAM是Double Data Rate SDRAM的縮寫，即雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，能夠在時(shí)鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，可以在與SDRAM相同的總線時(shí)鐘頻率下達(dá)到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進(jìn)行數(shù)據(jù)傳輸，但DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。
  • 關(guān)鍵字： Cyclone  FPGA  DDR2  III    

英飛凌第二季度業(yè)績喜人

  • 　　英飛凌科技股份公司近日宣布，公司2011財(cái)年第二季度的營收和運(yùn)營利潤均超過先前預(yù)計(jì)水平。 　　英飛凌預(yù)計(jì)2011財(cái)年第二季度的營收將從第一季度的9.22億歐元提高至9.94億歐元，運(yùn)營利潤率達(dá)到20%。 　　在2011年2月1日公布的2011財(cái)年第二季度業(yè)績展望中，英飛凌預(yù)計(jì)第二季度的營收略高于上一季度，運(yùn)營利潤率將達(dá)到18%至20%。 　　英飛凌預(yù)計(jì)，2011財(cái)年第三季度的營收和運(yùn)營利潤率將與第二季度基本持平。 　　英飛凌將于2011年5月3日公布2011財(cái)年第二季度的財(cái)務(wù)數(shù)據(jù)，屆時(shí)公司將詳
  • 關(guān)鍵字： 英飛凌  MCU  

低功耗MCU動(dòng)態(tài)時(shí)鐘分析

  • 本文結(jié)合MSP430系列微處理器，詳細(xì)論述了通過控制改變MCU的時(shí)鐘頻率來降低功耗的設(shè)計(jì)方法。　　1 功耗產(chǎn)生的原因　　在CMOS電路中，功耗損失主要包括靜態(tài)功耗損失和動(dòng)態(tài)功耗損失兩部分。其中靜態(tài)功耗主要是由反偏PN結(jié)
  • 關(guān)鍵字： 分析  時(shí)鐘  動(dòng)態(tài)  MCU  功耗  

8位MCU直流變頻抽油煙機(jī)方案

  • 通常吸抽油煙機(jī)轉(zhuǎn)速靠人工調(diào)節(jié)，因此為了達(dá)到最佳排油效果及節(jié)能目的，往往需要使用者多次人工干預(yù)。因此，為了使抽油煙機(jī)可實(shí)現(xiàn)自動(dòng)調(diào)速、降低噪音、解放人力并最大限度地節(jié)能，瑞薩電子（本文涉及產(chǎn)品主要為瑞薩電
  • 關(guān)鍵字： 抽油煙機(jī)  方案  變頻  直流  MCU  8位  

MCU控制的光伏電池測(cè)試儀設(shè)計(jì)

  • 為了檢測(cè)太陽能組件或組件陣列的各項(xiàng)性能參數(shù)，提出一種利用數(shù)控電阻測(cè)試光佚電池輸出特性的方法。測(cè)試儀采用數(shù)控電阻器、高精度ADC和微控制器結(jié)合的方案，與傳統(tǒng)的電子負(fù)載相比，具有便攜、精度高、智能化和測(cè)量時(shí)間短等特點(diǎn)。利用制作的樣機(jī)，在自然光照條件下進(jìn)行了光伏電池測(cè)試實(shí)驗(yàn)，并在Matlab環(huán)境中對(duì)光伏電池模型進(jìn)行了仿真驗(yàn)證。通過樣機(jī)試驗(yàn)結(jié)果和仿真結(jié)果比較，結(jié)果表明測(cè)試儀具有較高的精度。
  • 關(guān)鍵字： MCU  光伏電池  試儀設(shè)計(jì)    

高性能FPGA中的高速SERDES接口

  • 引言　 串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代 。起初， SERDES是獨(dú)立的ASSP或ASIC器
  • 關(guān)鍵字： SERDES  FPGA  性能  接口    

基于多MCU的自動(dòng)測(cè)試診斷系統(tǒng)的設(shè)計(jì)

  • 隨著IT產(chǎn)業(yè)和通信技術(shù)、電子技術(shù)、計(jì)算機(jī)技術(shù)的高速發(fā)展，大量的生產(chǎn)裝備和產(chǎn)品的電子化、數(shù)字化、自動(dòng)化、智能化的程度越來越高，與之配套的電子測(cè)量設(shè)備必須適應(yīng)這種形勢(shì)。因此，綜合測(cè)量技術(shù)、電子技術(shù)、自動(dòng)化技
  • 關(guān)鍵字： 系統(tǒng)  設(shè)計(jì)  診斷  測(cè)試  MCU  自動(dòng)  基于  

基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端

  • 本設(shè)計(jì)使用硬件描述語言VHDL在FPGA數(shù)字邏輯層面上實(shí)現(xiàn)AES加解密，為了系統(tǒng)的擴(kuò)展性和構(gòu)建良好的人機(jī)交互，設(shè)計(jì)通過PS/2鍵盤輸入加密密鑰，并將其顯示在LCD上。在軟核MicroBlaze上，通過SPI總線讀寫FIFO和RAM控制射頻芯片CC2420，使系統(tǒng)具有信道選擇、地址識(shí)別、自動(dòng)CRC校驗(yàn)功能，使系統(tǒng)更加安全、通信誤碼率更低。

  • 關(guān)鍵字： 保密  通信  終端  無線  系統(tǒng)  Xilinx  FPGA  基于  

基于FPGA數(shù)據(jù)流控制動(dòng)態(tài)可重構(gòu)的實(shí)現(xiàn)

  • 摘要 基于FPGA基本數(shù)據(jù)流的下載控制方式，利用遺傳算法，通過單片機(jī)控制數(shù)據(jù)流的方式對(duì)FPGA進(jìn)行編程配置，實(shí)現(xiàn)自身重構(gòu)，使系統(tǒng)具有自適應(yīng)、自組織和自修復(fù)的特性。
    關(guān)鍵詞 FPGA；遺傳算法；動(dòng)態(tài)重構(gòu)；單片機(jī)
  • 關(guān)鍵字： FPGA  數(shù)據(jù)流  動(dòng)態(tài)可重構(gòu)    

異步FIFO在FPGA與DSP通信中的運(yùn)用

  • 摘要 利用異步FIFO實(shí)現(xiàn)FPGA與DSP進(jìn)行數(shù)據(jù)通信的方案。FPGA在寫時(shí)鐘的控制下將數(shù)據(jù)寫入FIFO，再與DSP進(jìn)行握手后，DSP通過EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實(shí)現(xiàn)代碼和FPGA與DSP的硬件連接電路。經(jīng)驗(yàn)證，利用
  • 關(guān)鍵字： 通信  運(yùn)用  DSP  FPGA  FIFO  異步  

基于FIash和JTAG接口的FPGA多配置系統(tǒng)

  • 摘要：針對(duì)需要切換FPGA器件的配置以實(shí)現(xiàn)不同功能的特殊應(yīng)用場合，提出了一種使用大容量的Flash存儲(chǔ)器作配置碼流載體的FPGA多配置系統(tǒng)。該系統(tǒng)采用傳輸速度快的JTAG接口提高了配置碼流的燒寫速度，采用并行從模式減少
  • 關(guān)鍵字： FIash  JTAG  FPGA  接口    

基于FPGA的CAN總線控制器SJA1000軟核的設(shè)計(jì)

  • 基于FPGA的CAN總線控制器SJA1000軟核的設(shè)計(jì)
    湯書森，劉 棟，李建明
    (蘭州大學(xué)信息科學(xué)與工程學(xué)院，蘭州 730000)
    摘要：分析了CAN控制器SJA1000的特點(diǎn)及CAN協(xié)議通信格式。設(shè)計(jì)了控制器SJA1000的IP軟核，能為應(yīng)用提
  • 關(guān)鍵字： SJA1000  軟核  設(shè)計(jì)  控制器  總線  FPGA  CAN  
共10006條 442/668 |‹ « 440 441 442 443 444 445 446 447 448 449 » ›|

mcu-fpga介紹

您好，目前還沒有人創(chuàng)建詞條mcu-fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473