首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> mcu-fpga

mcu-fpga 文章 最新資訊

FAE講堂：提升創(chuàng)造力的數(shù)字設(shè)計工具 FPGA Editor

  • 　　工程師在設(shè)計過程中，經(jīng)常需要一定的創(chuàng)造力(你不妨稱之為數(shù)字管道膠帶)才能夠保證設(shè)計的順利完成。過去8年時間里，我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是 FPGA Editor。 　　利用FPGA Editor，你可以察看完成的設(shè)計并確定是否在FPGA構(gòu)造一級真正實現(xiàn)了設(shè)計意圖 – 而這對于任何工程師或現(xiàn)場應(yīng)用工程師來說都是非常需要的。假設(shè)你拿到協(xié)作者的設(shè)計，需要對其進(jìn)行修改，但他們的 HDL源代碼非常難于理解，或者根本沒有任何注釋或文檔。也許你
  • 關(guān)鍵字： Xilinx  FPGA  設(shè)計工具  

安森美推出精密混合信號微控制器

  • 　　應(yīng)用于高能效電子產(chǎn)品的首要高性能硅方案供應(yīng)商安森美半導(dǎo)體(ON Semiconductor，美國納斯達(dá)克上市代號：ONNN)推出用于精密測量及監(jiān)測的混合信號微控制器(MCU新系列)的首款產(chǎn)品Q32M210。高集成度Q32M210設(shè)計用于便攜感測應(yīng)用，基于ARM? Cortex?-M3處理器構(gòu)建而成，獨特地結(jié)合了高精度性能、可預(yù)測工作及優(yōu)異的電源能效?！　?/li>
  • 關(guān)鍵字： 安森美  MCU  Q32M210  

基于ARM和FPGA的線陣CCD測徑系統(tǒng)的設(shè)計

  • 近幾年來，電線、電纜、光纖等產(chǎn)品的需求量大大增加，外徑尺寸的質(zhì)量控制成為許多生產(chǎn)廠家急需解決的問題。傳統(tǒng) ...
  • 關(guān)鍵字： ARM  FPGA  線陣CCD測徑系統(tǒng)  

晶心科技發(fā)表最新入門款32位處理器N801

  • 日前，晶心科技 (Andes)正式發(fā)表最新入門款32位處理器Andes Core N801，以因應(yīng)8位MCU應(yīng)用升級的龐大需求。 該產(chǎn)品不僅在省電效率(Power Efficiency)方面可達(dá)75 DMIPS/m Watt，高于一般8位 MCU 70倍以上的效率，而且只需14 K Gates。
  • 關(guān)鍵字： 晶心科技  MCU  N801  

Altera在FPGA上導(dǎo)入光傳輸

  • 　　LSI接口終于要實現(xiàn)“光纖”化了。美國阿爾特拉(Altera)公布了在FPGA中導(dǎo)入光纖接口的計劃。預(yù)定在2011年內(nèi)采用試制芯片進(jìn)行演示，2012年以后產(chǎn)品化。產(chǎn)品主要面向高清視頻傳輸、云計算、三維游戲以及高性能視頻監(jiān)控等用途。在這些產(chǎn)品中，除了主板上的LSI間布線外，還可廣泛地用于機(jī)殼內(nèi)布線等用途。 　
  • 關(guān)鍵字： Altera  FPGA  

優(yōu)化FIR數(shù)字濾波器的FPGA實現(xiàn)

  • 摘要：基于提高速度和減少面積的理念，對傳統(tǒng)的FIR數(shù)字濾波器進(jìn)行改良。考慮到FPGA的實現(xiàn)特點，研究并設(shè)計了采用Radix-2的Booth算法乘法器以及結(jié)合了CSA加法器和樹型結(jié)構(gòu)的快速加法器，并成功應(yīng)用于FIR數(shù)字濾波器的設(shè)
  • 關(guān)鍵字： FPGA  FIR  數(shù)字濾波器    

工程師談MCU的綠色設(shè)計概念

  • 　　面對市場上琳瑯滿目的MCU(微控制器)產(chǎn)品，工程師選擇時主要考慮哪些因素?“綠色設(shè)計”正當(dāng)?shù)溃こ處熜袠I(yè)內(nèi)所談的綠色設(shè)計概念到底如何? MCU市場中，目前產(chǎn)品呈現(xiàn)哪些特點?為什么8位市場并沒有向很多分析家所判斷的那樣迅速被拋棄，而是充滿了活力?“減碳”和“綠色”正成為社會共識，因此用戶也要求MCU廠家提供“綠色MCU”，這“綠”又體現(xiàn)在哪些方面?　
  • 關(guān)鍵字： MCU  TCO  

第二代串行 RapidIO 和低成本、低功耗的 FPGA

  • 過去，F(xiàn)PGA在系統(tǒng)設(shè)計中發(fā)揮了重要作用，但現(xiàn)在還需要新的性能，同時需要降低整個系統(tǒng)的構(gòu)建和運營成本。功能豐富、低成本的FPGA實現(xiàn)了快速的產(chǎn)品上市時間與較短的投資回報周期，并且擁有能夠適應(yīng)不斷發(fā)展的標(biāo)準(zhǔn)的靈活性和性能。系統(tǒng)/設(shè)計工程師現(xiàn)在還擁有了一個令人興奮的、改進(jìn)的工具集來解決不斷演進(jìn)的信號處理市場的挑戰(zhàn)。
  • 關(guān)鍵字： RapidIO  FPGA  串行  低功耗    

FPGA在嵌入式系統(tǒng)中的開發(fā)方向

  • FPGA在嵌入式系統(tǒng)中的開發(fā)方向,早期的嵌入式系統(tǒng)一般是以通用處理器或單片機(jī)為核心，在外圍電路中加入存儲器、功率驅(qū)動器、通信接口、顯示接口、人機(jī)輸入接口等外圍接口，再加上應(yīng)用軟件，有些還加上了嵌入式操作系統(tǒng)，從而構(gòu)成完整的系統(tǒng)?！　‰S
  • 關(guān)鍵字： 方向  開發(fā)  系統(tǒng)  嵌入式  FPGA  

在賽靈思FPGA設(shè)計中保留可重復(fù)結(jié)果

  • 　　滿足設(shè)計的時序要求本身已非易事，而要實現(xiàn)某項設(shè)計的整體時序具有完全可重復(fù)性有時候卻是不可能的任務(wù)。幸運的是，設(shè)計人員可以借助有助于實現(xiàn)可重復(fù)時序結(jié)果的設(shè)計流程概念。影響最大的四個方面分別是 HDL 設(shè)計實踐、綜合優(yōu)化、平面布局和實施方案。 　　就獲得可重復(fù)結(jié)果而言，資源利用和頻率要求都很高的設(shè)計是最大的挑戰(zhàn)。它們也是可重復(fù)結(jié)果流程需求最高的設(shè)計。得到可重復(fù)結(jié)果的第一步是在 HDL設(shè)計階段運用設(shè)計合理的實踐。遵循出色的分層邊界實踐有助于保持邏輯整體性，而這在設(shè)計變更時有助于保持可重復(fù)結(jié)果。一條不錯的規(guī)
  • 關(guān)鍵字： Xilinx  FPGA  

基于賽靈思Virtex-5 FPGA的LTE仿真器實現(xiàn)

  • 　　功能強(qiáng)大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò)提供可重配置無線測試設(shè)備。長期演進(jìn)(LTE)是移動寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高頻譜效率的射頻技術(shù)外，其架構(gòu)還得到了大幅簡化。LTE系統(tǒng)的無線接入部分Node-B，是連接無線電和整個互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網(wǎng)絡(luò)元件。 　　這正是Prisma
  • 關(guān)鍵字： Xilinx  FPGA  Virtex-5  

以基于賽靈思 FPGA 的硬件加速技術(shù)打造高速系統(tǒng)

  • 　　設(shè)計人員時常需要通過增加計算能力或額外輸入（或兩者）延長現(xiàn)有的嵌入式系統(tǒng)的壽命。而可編程系統(tǒng)平臺在這里大有用武之地。我們曾經(jīng)希望用安全網(wǎng)絡(luò)連接功能升級一套網(wǎng)絡(luò)可編程系統(tǒng)。安全網(wǎng)絡(luò)連接功能需要加密才能運行安全外殼 (SSH)、傳輸層安全 (TLS)、安全套接層(SSL) 或虛擬專用網(wǎng) (VPN) 等協(xié)議。這種安全需求與把各種系統(tǒng)接入因特網(wǎng)的需求同步增長，例如，為了啟用遠(yuǎn)程管理與分布式控制系統(tǒng)。 　　因該領(lǐng)域仍在發(fā)展并且標(biāo)準(zhǔn)尚未固定，因此成本主要取決于一次性工程費用。所以，F(xiàn)PGA 技術(shù)能實現(xiàn)最高價值。
  • 關(guān)鍵字： Xilinx  FPGA  

賽靈思推出ISE 12.3設(shè)計套件，引入AMBA 4 AXI4 IP 核

  • 　　ISE12.3增強(qiáng)PlanAhead 設(shè)計與分析控制臺，并進(jìn)一步優(yōu)化功耗，標(biāo)志著支持 AXI4 接口IP的推出，和即插即用FPGA 設(shè)計的實現(xiàn) 　　賽靈思公司（Xilinx, Inc.  ）宣布推出 ISE® 12.3設(shè)計套件，這標(biāo)志著這個FPGA 行業(yè)領(lǐng)導(dǎo)者針對片上系統(tǒng)設(shè)計的互聯(lián)功能模塊， 開始推出滿足AMBA® 4 AXI4 規(guī)范的IP核，以及用于提高生產(chǎn)力的 PlanAhead™ 設(shè)計和分析控制臺，同時還推出了用于降低了Spartan®-6 FPG
  • 關(guān)鍵字： Xilinx  FPGA  ISE  

手把手課堂:Xilinx FPGA設(shè)計時序約束指南

  • 　　作為賽靈思用戶論壇的定期訪客，我注意到新用戶往往對時序收斂以及如何使用時序約束來達(dá)到時序收斂感到困惑。為幫助 FPGA設(shè)計新手實現(xiàn)時序收斂，讓我們來深入了解時序約束以及如何利用時序約束實現(xiàn)FPGA 設(shè)計的最優(yōu)結(jié)果。 　　何為時序約束？ 　　為保證設(shè)計的成功，設(shè)計人員必須確保設(shè)計能在特定時限內(nèi)完成指定任務(wù)。要實現(xiàn)這個目的，我們可將時序約束應(yīng)用于連線中——從某 FPGA 元件到 FPGA 內(nèi)部或 FPGA 所在 PCB 上后續(xù)元件輸入的一條或多條路徑。 　　在 FPGA 設(shè)計
  • 關(guān)鍵字： Xilinx  FPGA  設(shè)計時序  

[組圖]FPGA器件的在線配置方法

  • [組圖]FPGA器件的在線配置方法,引 言
    ??在當(dāng)今變化的市場環(huán)境中，產(chǎn)品是否便于現(xiàn)場升級，是否便于靈活使用成為產(chǎn)品能否進(jìn)入市場的關(guān)鍵因素。在這種背景下，Altera公司的基于SRAM LUT結(jié)構(gòu)的FPGA器件得到了廣泛的應(yīng)用。雖然這些器件應(yīng)用廣泛，但由
  • 關(guān)鍵字： 配置  方法  在線  器件  FPGA  組圖  
共10006條 440/668 |‹ « 438 439 440 441 442 443 444 445 446 447 » ›|

mcu-fpga介紹

您好，目前還沒有人創(chuàng)建詞條mcu-fpga!
歡迎您創(chuàng)建該詞條，闡述對mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473