fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

高頻交易堅(jiān)強(qiáng)的后盾：基于Virtex UltraScale+FPGA的可配置的HES-HPC-HFT-XCVU9P PCIe 卡

　　高頻交易，這個(gè)名詞可能對(duì)你并不陌生，它是指那些人們無(wú)法利用的，極為短暫的市場(chǎng)變化中尋求獲利的自動(dòng)化程序交易，高頻交易瞬息萬(wàn)變，而決勝的關(guān)鍵就在于快。今天小編就給大家介紹一款A(yù)ldec最新的專門(mén)用于高頻交易的PCIe卡，由小編前面的介紹，大家一定也只知道這款卡的主打性能就是速度快，沒(méi)錯(cuò)，這也就不難理解為什么Aldec的新型的面向高頻交易的HES-HPC-HET-XCVU9P?PCIe卡采用Xilinx?Virtex?UltraScale?+?VU9P&n
關(guān)鍵字： Virtex FPGA

可編程邏輯實(shí)現(xiàn)數(shù)據(jù)中心互連

　　隨著實(shí)施基于云的服務(wù)和機(jī)器到機(jī)器通信所產(chǎn)生的數(shù)據(jù)呈指數(shù)級(jí)增長(zhǎng)，數(shù)據(jù)中心面臨重重挑戰(zhàn)?！　∵@種增長(zhǎng)毫無(wú)減緩態(tài)勢(shì)，有業(yè)界專家預(yù)測(cè)內(nèi)部數(shù)據(jù)中心機(jī)器對(duì)機(jī)器流量將會(huì)超出所有其他類型流量多個(gè)數(shù)量級(jí)。這種顯著增長(zhǎng)給數(shù)據(jù)中心帶來(lái)三個(gè)主要挑戰(zhàn)：　　·?數(shù)據(jù)速度?–?接收與處理數(shù)據(jù)所需的時(shí)間增強(qiáng)了數(shù)據(jù)的接收和處理能力，實(shí)現(xiàn)高速傳輸。這使數(shù)據(jù)中心可支持近乎實(shí)時(shí)的性能?！　　?數(shù)據(jù)種類?–?從圖像與視頻這樣的結(jié)構(gòu)化數(shù)據(jù)到傳感器與日志數(shù)據(jù)這樣的非結(jié)構(gòu)化數(shù)據(jù)，可將不同格
關(guān)鍵字： DCI FPGA

美高森美宣布其整個(gè)產(chǎn)品組合不受Spectre和Meltdown漏洞影響

　　致力于在功耗、安全、可靠性和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC)宣布旗下包括現(xiàn)場(chǎng)可編程邏輯器件(FPGA)在內(nèi)的產(chǎn)品均不受最近發(fā)現(xiàn)的x86、ARM?及其它處理器相關(guān)的安全漏洞所影響。早前安全研究人員透露全球范圍內(nèi)涉及數(shù)十億臺(tái)設(shè)備的芯片存在稱為Spectre 和 Meltdown 的主要計(jì)算機(jī)芯片漏洞?！　∶栏呱朗紫夹g(shù)官兼高級(jí)開(kāi)發(fā)副總裁Jim Aral
關(guān)鍵字：美高森美 FPGA

“和諧”升級(jí)“復(fù)興”萬(wàn)億級(jí)市場(chǎng)，且看他們?nèi)绾梧⒌妙^湯

　　2017年6月26日，中國(guó)新一代高鐵“復(fù)興號(hào)”實(shí)現(xiàn)了上海與北京之間雙向首發(fā)，最高上檔時(shí)速400公里，標(biāo)準(zhǔn)時(shí)速達(dá)到350公里，跑完京滬全程僅需3小時(shí)!中國(guó)高鐵開(kāi)始由“和諧”時(shí)代進(jìn)化到“復(fù)興”時(shí)代?！　?nbsp; 　　疾馳的列車不止是速度與激情的體驗(yàn)，更是中國(guó)鐵路技術(shù)的一大躍進(jìn)，以及巨大的軌道交通市場(chǎng)升級(jí)：據(jù)預(yù)計(jì)到2030年，全球鐵路規(guī)劃新建里程將達(dá)10萬(wàn)公里(不含中國(guó))，其中高鐵4萬(wàn)公里以上，直接投資1.1萬(wàn)億美元;機(jī)械和電氣的統(tǒng)一互聯(lián)互通、規(guī)范化操作、以及包括牽引、高壓、轉(zhuǎn)
關(guān)鍵字：電子展 PCB

控制DDR線長(zhǎng)匹配來(lái)保證時(shí)序，在PCB設(shè)計(jì)時(shí)應(yīng)該這么做！

　　DDR布線在PCB設(shè)計(jì)中占有舉足輕重的地位，設(shè)計(jì)成功的關(guān)鍵就是要保證系統(tǒng)有充足的時(shí)序裕量。要保證系統(tǒng)的時(shí)序，線長(zhǎng)匹配又是一個(gè)重要的環(huán)節(jié)。我們來(lái)回顧一下，DDR布線，線長(zhǎng)匹配的基本原則是：地址，控制/命令信號(hào)與時(shí)鐘做等長(zhǎng)。數(shù)據(jù)信號(hào)與DQS做等長(zhǎng)。為啥要做等長(zhǎng)?大家會(huì)說(shuō)是要讓同組信號(hào)同時(shí)到達(dá)接收端，好讓接收芯片能夠同時(shí)處理這些信號(hào)。那么，時(shí)鐘信號(hào)和地址同時(shí)到達(dá)接收端，波形的對(duì)應(yīng)關(guān)系是什么樣的呢?我們通過(guò)仿真來(lái)看一下具體波形。　　建立如下通道，分別模擬DDR3的地址信號(hào)與時(shí)鐘信號(hào)?！　?nbsp;
關(guān)鍵字： PCB DDR

在PCB設(shè)計(jì)中高效地使用BGA信號(hào)布線技術(shù)

　　球柵陣列(BGA)封裝是目前FPGA和微處理器等各種高度先進(jìn)和復(fù)雜的半導(dǎo)體器件采用的標(biāo)準(zhǔn)封裝類型。用于嵌入式設(shè)計(jì)的BGA封裝技術(shù)在跟隨芯片制造商的技術(shù)發(fā)展而不斷進(jìn)步，這類封裝一般分成標(biāo)準(zhǔn)和微型BGA兩種。這兩種類型封裝都要應(yīng)對(duì)數(shù)量越來(lái)越多的I/O挑戰(zhàn)，這意味著信號(hào)迂回布線(Escape routing)越來(lái)越困難，即使對(duì)于經(jīng)驗(yàn)豐富的PCB和嵌入式設(shè)計(jì)師來(lái)說(shuō)也極具挑戰(zhàn)性?！　∏度胧皆O(shè)計(jì)師的首要任務(wù)是開(kāi)發(fā)合適的扇出策略，以方便電路板的制造。在選擇正確的扇出/布線策略時(shí)需要重點(diǎn)考慮的因素有：球間距
關(guān)鍵字： PCB BGA

如何搞定不規(guī)則形狀的PCB設(shè)計(jì)難題

　　我們預(yù)想中的完整 PCB 通常都是規(guī)整的矩形形狀。雖然大多數(shù)設(shè)計(jì)確實(shí)是矩形的，但是很多設(shè)計(jì)都需要不規(guī)則形狀的電路板，而這類形狀往往不太容易設(shè)計(jì)。本文介紹了如何設(shè)計(jì)不規(guī)則形狀的 PCB?！　∪缃?，PCB 的尺寸在不斷縮小，而電路板中的功能也越來(lái)越多，再加上時(shí)鐘速度的提高，設(shè)計(jì)也就變得愈加復(fù)雜了。那么，讓我們來(lái)看看該如何處理形狀更為復(fù)雜的電路板?！　『?jiǎn)單 PCI 電路板外形可以很容易地在大多數(shù) EDA Layout
關(guān)鍵字： PCB

PCB制板實(shí)戰(zhàn)經(jīng)驗(yàn)分享：PCB制板的22個(gè)規(guī)則

　　初學(xué)者在PCB繪圖時(shí)邊布線邊逐條對(duì)照以上基本原則，布線完成后再用此規(guī)則檢查一遍。久之，必有效果。古人云：履，堅(jiān)冰至。天下之事，天才者畢竟居少，惟有持之以恒，方見(jiàn)成效。一個(gè)“漸”字，幾乎蘊(yùn)涵所有事物發(fā)展成熟之道理……　　另外,別忘記在集成塊的電源與地之間，加濾波和耦合電容以消除干擾?！　×硗庹f(shuō)明一個(gè)PCB布板的一個(gè)認(rèn)識(shí)誤區(qū)：一些只想著速成的朋友，一些不想真正下工夫做技術(shù)的朋友，一些妄想投機(jī)取巧的朋友總以為學(xué)會(huì)了Protel/DXP等一些制板軟件就是會(huì)做PCB了，就可以裝點(diǎn)門(mén)面了。而我說(shuō)：兄弟，不要這么幼
關(guān)鍵字： PCB

PCB行業(yè)“大亂斗”:限排漲價(jià)擴(kuò)產(chǎn) 并購(gòu)淘汰加劇產(chǎn)業(yè)大遷移

漲價(jià)正成為電子元器件市場(chǎng)一大基調(diào)，作為元器件連接載體的PCB板也同樣在持續(xù)漲價(jià)。然而，伴隨著限排環(huán)保的“春風(fēng)”席卷，整個(gè)長(zhǎng)三角、珠三角的PCB企業(yè)正面臨新的問(wèn)題。
關(guān)鍵字： PCB

Achronix完成其基于16nm FinFET+工藝的Speedcore eFPGA技術(shù)量產(chǎn)級(jí)測(cè)試芯片的驗(yàn)證

　　基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器器件和嵌入式FPGA(eFPGA)硅知識(shí)產(chǎn)權(quán)領(lǐng)域領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司(Achronix?Semiconductor?Corporation)日前宣布：已完成了其采用臺(tái)積電(TSMC)16nm?FinFET+工藝技術(shù)的SpeedcoreTM?eFPGA量產(chǎn)驗(yàn)證芯片的全芯片驗(yàn)證。通過(guò)在所有的運(yùn)行情況下都采用嚴(yán)格的實(shí)驗(yàn)室測(cè)試和自動(dòng)測(cè)試設(shè)備(ATE)測(cè)試，驗(yàn)證了Speedcore測(cè)試芯片的完整功能?！　pee
關(guān)鍵字： Achronix FPGA

大咖解讀啥是FPGA/DSP？

　　這世界真是瘋了，貌似有人連FPGA原理是什么都不知道就開(kāi)始來(lái)學(xué)習(xí)FPGA了。　　DSP就是一個(gè)指令比較獨(dú)特的處理器。它雖然是通用處理器，但是實(shí)際上不怎么“通用”。技術(shù)很牛的人可以用DSP做一臺(tái)電腦出來(lái)跑windows，而實(shí)際上真正這么干的肯定是蠢材。用DSP做信號(hào)處理，比其他種類的處理器要厲害;用DSP做信號(hào)處理之外的事情，卻并不見(jiàn)長(zhǎng)。而且信號(hào)處理的代碼一般需要對(duì)算法很精通的人才能真正寫(xiě)好。　　數(shù)據(jù)結(jié)構(gòu)里面的時(shí)間復(fù)雜度和空間復(fù)雜度在這里是一把很嚴(yán)酷的尺子。 FPGA只不
關(guān)鍵字： FPGA DSP

PCB科普：為啥PCB走線時(shí)最好不要出現(xiàn)銳角和直角？

　　射頻、高速數(shù)字電路：禁止銳角、盡量避免直角　　如果是射頻線，在轉(zhuǎn)角的地方如果是直角，則有不連續(xù)性，而不連續(xù)性將易導(dǎo)致高次模的產(chǎn)生，對(duì)輻射和傳導(dǎo)性能都有影響。RF信號(hào)線如果走直角，拐角處的有效線寬會(huì)增大，阻抗不連續(xù)，引起信號(hào)反射。為了減小不連續(xù)性，要對(duì)拐角進(jìn)行處理，有兩種方法：切角和圓角。圓弧角的半徑應(yīng)足夠大，一般來(lái)說(shuō)，要保證：R>3W。　　　　銳角、直角走線　　銳角走線一般布線時(shí)我們禁止出現(xiàn)，直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞
關(guān)鍵字： PCB

設(shè)計(jì)PCB時(shí)，請(qǐng)別掉進(jìn)這10個(gè)坑里

　　一、加工層次定義不明確　　單面板設(shè)計(jì)在TOP層，如不加說(shuō)明正反做，也許制出來(lái)板子裝上器件而不好焊接。　　二、大面積銅箔距外框距離太近　　大面積銅箔距外框應(yīng)至少保證0.2mm以上間距，因在銑外形時(shí)如銑到銅箔上容易造成銅箔起翹及由其引起阻焊劑脫落問(wèn)題。　　三、用填充塊畫(huà)焊盤(pán) 　　用填充塊畫(huà)焊盤(pán)在設(shè)計(jì)線路時(shí)能夠通過(guò)DRC檢查，但對(duì)于加工是不行，因此類焊盤(pán)不能直接生成阻焊數(shù)據(jù)，在上阻焊劑時(shí)，該填充塊區(qū)域?qū)⒈蛔韬竸└采w，導(dǎo)致器件焊裝困難。　　四、電地層又是花焊盤(pán)又是連線　　因?yàn)樵O(shè)計(jì)成花
關(guān)鍵字： PCB

大數(shù)據(jù)量進(jìn)一步推動(dòng)集中式計(jì)算

近10年來(lái)，大家看到集中式計(jì)算已實(shí)現(xiàn)了大幅的增長(zhǎng)，大量數(shù)據(jù)都流向云端以利用其在專用數(shù)據(jù)中心中低成本處理的優(yōu)勢(shì)。這是一種似乎與計(jì)算領(lǐng)域總趨勢(shì)不一致的趨勢(shì)，總的趨勢(shì)是始于大型機(jī)卻逐漸移向周邊包圍型智能和物聯(lián)網(wǎng)（IoT）。隨著我們進(jìn)入2018年，這種集中化將達(dá)到它的極限。驅(qū)動(dòng)下一波應(yīng)用所需的數(shù)據(jù)量正在開(kāi)始推動(dòng)發(fā)展方向上的改變。
關(guān)鍵字： Achronix，集中式計(jì)算，F(xiàn)PGA

移動(dòng)FPGA繼續(xù)加強(qiáng)對(duì)市場(chǎng)影響

在萊迪思看來(lái)，隨著智能功能從云端擴(kuò)展到網(wǎng)絡(luò)邊緣領(lǐng)域，移動(dòng)FPGA對(duì)多個(gè)市場(chǎng)都產(chǎn)生了影響。萊迪思最開(kāi)始專為移動(dòng)應(yīng)用優(yōu)化的產(chǎn)品能夠滿足許多網(wǎng)絡(luò)邊緣設(shè)備對(duì)小尺寸、低功耗以及成本的嚴(yán)苛要求，正越來(lái)越多地被應(yīng)用于智慧城市、智能汽車、智能家居和智能工廠領(lǐng)域中的網(wǎng)絡(luò)邊緣智能和互連解決方案，用于實(shí)現(xiàn)車牌識(shí)別、語(yǔ)音偵測(cè)、人臉檢測(cè)和跟蹤等功能。
關(guān)鍵字：萊迪思 FPGA