fpga-spartan 文章進(jìn)入fpga-spartan技術(shù)社區(qū)

3-DES算法的FPGA高速實(shí)現(xiàn)

介紹3-DES算法的概要；以Xilinx公司SPARTANII結(jié)構(gòu)的XC2S100為例，闡述用FPGA高速實(shí)現(xiàn)3-DES算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì)。
關(guān)鍵字： FPGA DES 算法高速實(shí)現(xiàn)

簡(jiǎn)要介紹了CPLD/FPGA器件的特點(diǎn)和應(yīng)用范圍，并以分頻比為2.5的半整數(shù)分頻器的設(shè)計(jì)為例，介紹了在MAX+plus II開(kāi)發(fā)軟件下，利用VHDL硬件描述語(yǔ)言以及原理圖的輸入方式來(lái)設(shè)計(jì)數(shù)字邏輯電路的過(guò)程和方法。
關(guān)鍵字： CPLD FPGA 整數(shù) 分頻器

本文介紹一種基于總線(xiàn)型LVDS的通信系統(tǒng)方案，以及利用FPGA芯片實(shí)現(xiàn)系統(tǒng)核心模塊的設(shè)計(jì)方法。
關(guān)鍵字： FPGA LVDS 總線(xiàn) 通信

提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案，分析整個(gè)系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案等。
關(guān)鍵字： FPGA 多路模擬量數(shù)字量采集

本文介紹的測(cè)頻方法，不僅消除了直接測(cè)頻方法中對(duì)測(cè)量頻率需要采用分段測(cè)試的局際，而且在整個(gè)測(cè)試頻段內(nèi)能夠保持高精度不變。
關(guān)鍵字： FPGA 高精度頻率量的研究

可編程外圍器件PSD應(yīng)用于單片機(jī)系統(tǒng)后，簡(jiǎn)化了單片機(jī)外圍電路的設(shè)計(jì)，增加了系統(tǒng)的可靠性；利用PSD與單片機(jī)組成的系統(tǒng)，通過(guò)計(jì)算機(jī)串口對(duì)FPGA進(jìn)行實(shí)時(shí)在線(xiàn)編程、仿真和配置。
關(guān)鍵字： 813F FPGA PSD 813

介紹如何用PowerPC860（MPC860）進(jìn)行FPGA（Xilinx的Virtex-II系列）的配置；給出進(jìn)行FPGA配置所需的詳細(xì)時(shí)序圖和原理圖。
關(guān)鍵字： PowerPC FPGA 860

介紹基于現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA），利用VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)MMC2107與SDRAM接口電路。文中包括MMC2107組成結(jié)構(gòu)、SDRAM存儲(chǔ)接口結(jié)構(gòu)和SDRAM控制狀態(tài)機(jī)的設(shè)計(jì)。
關(guān)鍵字： SDRAM FPGA MMC

提出用TMS320LF2407和FPGA實(shí)現(xiàn)電能監(jiān)測(cè)的一種方案，闡述各模塊的設(shè)計(jì)和實(shí)現(xiàn)方法，本方案中，F(xiàn)PGA用于采樣16路交流信號(hào)并進(jìn)行64次諧波分析。
關(guān)鍵字：質(zhì)量監(jiān)測(cè) 電能實(shí)現(xiàn) FPGA TMS320LF2407

　　Xilinx公司基于A(yíng)SMBLTM(Advanced Silicon Modular Block)架構(gòu)最近推出第4代Virtex系列器件Vitex-4平臺(tái)FPGA，成為具有成本優(yōu)勢(shì)的ASIC和ASSP替代解決方案。 Vitex-4平臺(tái)FPGA 　　Vitex-4平臺(tái)FPGA系列(Vitex-4 LX、SX、FX)提供不同的內(nèi)核功能組合(見(jiàn)圖1)。邏輯、存儲(chǔ)器、并行和串行I/O、嵌入式處理器、高性能DSP、增強(qiáng)時(shí)鐘管理、硬IP、混合信號(hào)以及其他功能模塊的優(yōu)化組合使Vitex-4系列可以完美地滿(mǎn)足特定
關(guān)鍵字： FPGA 嵌入式

摘要：本文總結(jié)了使用LeonardoSpectrum綜合Xilinx FPGA的VHDL程序應(yīng)用，以及在VHDL中使用不同類(lèi)型RAM的方法。關(guān)鍵詞： LeonardoSpectrum；FPGA；VHDLLeonardoSpectrum 是Mentor Graphics公司設(shè)計(jì)的功能強(qiáng)大的EPLD/FPGA/ASIC綜合工具，支持大部分EPLD/FPGA廠(chǎng)商的產(chǎn)品。LeonardoSpectrum支持VHDL、Verilog、EDIF的綜合、優(yōu)化和定時(shí)分析，可
關(guān)鍵字： FPGA LeonardoSpectrum VHDL

摘要：本文在闡述某種近距雷達(dá)目標(biāo)檢測(cè)原理和FPGA技術(shù)發(fā)展?fàn)顩r的基礎(chǔ)上，著重討論用FPGA設(shè)計(jì)高性能的數(shù)字信號(hào)處理系統(tǒng)的方法，并給出一個(gè)應(yīng)用實(shí)例。關(guān)鍵詞： FPGA；近距雷達(dá)；目標(biāo)檢測(cè)；數(shù)字信號(hào)處理前言FPGA及其相關(guān)技術(shù)是當(dāng)代微電子技術(shù)迅速發(fā)展的產(chǎn)物，目前已經(jīng)成為開(kāi)發(fā)復(fù)雜數(shù)字系統(tǒng)的主要方式之一。某近距雷達(dá)系統(tǒng)要求利用在與被探測(cè)目標(biāo)的短暫交會(huì)過(guò)程中，對(duì)獲得的多普勒信號(hào)進(jìn)行頻譜分析并完成動(dòng)目標(biāo)的識(shí)別檢測(cè)。交會(huì)的短暫性對(duì)信號(hào)處理系統(tǒng)的實(shí)時(shí)性提出了嚴(yán)格的要求，在
關(guān)鍵字： FPGA 近距雷達(dá) 目標(biāo)檢測(cè) 數(shù)字信號(hào)處理

概述電子系統(tǒng)設(shè)計(jì)正在發(fā)生著重要的轉(zhuǎn)變?？删幊踢壿嬈骷乖O(shè)計(jì)者可以開(kāi)發(fā)具有千萬(wàn)門(mén)以上、頻率超過(guò)300MHz以及嵌入式處理器的電路，能夠集成完整的系統(tǒng)。這一技術(shù)進(jìn)步通過(guò)提供ASIC領(lǐng)域之外的全面的方法，正在引起設(shè)計(jì)過(guò)程的轉(zhuǎn)變。在迅速變化的可編程邏輯領(lǐng)域，EDA提供商面臨的挑戰(zhàn)是，如何提供與硅容量和復(fù)雜性同步的設(shè)計(jì)工具和方法。例如，ASIC領(lǐng)域用了15年來(lái)合并硅處理和基于可靠的功能性EDA軟件的設(shè)計(jì)方法。這種ASIC技術(shù)曾經(jīng)是工業(yè)領(lǐng)域的驅(qū)動(dòng)力和發(fā)展方向?？梢哉f(shuō)ASIC處理造就了電子工業(yè)廉價(jià)的方案，導(dǎo)
關(guān)鍵字： FPGA

電子設(shè)計(jì)應(yīng)用2004年第10期摘要：GPIB接口是測(cè)試儀器中常用的接口方式。通過(guò)將接口設(shè)計(jì)分解為同步狀態(tài)機(jī)設(shè)計(jì)和寄存器讀寫(xiě)電路設(shè)計(jì)，采用Verilog語(yǔ)言實(shí)現(xiàn)了滿(mǎn)足IEEE488.1協(xié)議的IP Core設(shè)計(jì)。將此IP Core固化到FPGA芯片中即可實(shí)現(xiàn)GPIB各種接口功能。關(guān)鍵詞：GPIB接口；狀態(tài)機(jī)；FPGA引言在自動(dòng)測(cè)試領(lǐng)域中，GPIB通用接口是測(cè)試儀器常用的接口方式，具有一定的優(yōu)勢(shì)。通過(guò)GPIB組建自動(dòng)測(cè)試系統(tǒng)方便且費(fèi)用低廉。而GPIB控制芯片是自動(dòng)測(cè)試系統(tǒng)中
關(guān)鍵字： FPGA GPIB接口狀態(tài)機(jī)