首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+mpu+mcu

fpga+mpu+mcu 文章 最新資訊

基于VHDL 的矩陣鍵盤及顯示電路設計

  • 摘　要:為了有效防止機械式鍵盤按鍵抖動帶來的數(shù)據(jù)錯誤,這里在Quartus Ⅱ開發(fā)環(huán)境下,采用VHDL 語言設計了一種能夠將機械式4 times;4 矩陣鍵盤的按鍵值依次顯示到8 個7 段數(shù)碼管上的矩陣鍵盤及顯示電路。仿真結果表
  • 關鍵字： FPGA/ CPLD   鍵盤  電路  

MCU在嵌入式應用領域大有作為

  • 　　隨著汽車與工業(yè)電子等主力市場的逐漸回暖，消費電子、智能家居、移動計算、智能電表以及醫(yī)療電子等新興應用市場迅猛發(fā)展， 據(jù)Databeans預測：2010年全球MCU市場將達120億美元，比2009年增長11%。終端電子產(chǎn)品智能化和小型化的需求不斷推動微處理器技術的迅猛發(fā)展，32位和16位MCU的市場份額逐步攀升，工業(yè)、消費和汽車電子領域成為支撐產(chǎn)業(yè)的主要增長點。 　　在眾多應用中，基于ARM的MCU使用日益增多，如工業(yè)自動化、數(shù)據(jù)終端以及消費電子和商業(yè)應用。能量板塊是另一個目標應用市場，如能量轉換，馬
  • 關鍵字： MCU  智能電表  

賽靈思聯(lián)手四川虹視成立FPGA聯(lián)合實驗室

  • 　　全球可編程邏輯解決方案領導廠商賽靈思公司，2010年9月14日宣布與四川虹視顯示技術有限公司(簡稱四川虹視)在成都高新區(qū)共同成立FPGA聯(lián)合實驗室, 致力于推動虹視公司最新的OLED產(chǎn)品技術研發(fā)，賽靈思全球消費市場總監(jiān)Harry Raftopoulos，高級技術市場經(jīng)理酆毅，四川虹視總經(jīng)理郎豐偉，技術總監(jiān)文東星、產(chǎn)品研發(fā)中心部長田朝勇等出席了簽字揭牌儀式。 　　根據(jù)雙方當天簽署的協(xié)議，賽靈思公司計劃向四川虹視提供技術培訓，以及多套開發(fā)工具，如Spartan®-6 消費視頻開發(fā)套件，Spart
  • 關鍵字： 賽靈思  FPGA  

FPGA全局時鐘資源相關原語及其使用

  • FPGA全局時鐘資源一般使用全銅層工藝實現(xiàn)，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內(nèi)部的...
  • 關鍵字： FPGA  全局時鐘  BUFG  

基于FPGA的雙通道旋轉變壓器測角系統(tǒng)

  • 提出了一種基于FPGA的雙通道旋轉變壓器測角電路設計方案，通過FPGA來控制AD2S82A、AD2S80A的解碼和同步問題。同時用FPGA對轉換后數(shù)據(jù)進行誤差補償和組合，以及二進制角度值的轉換，提高了整個系統(tǒng)的集成度和可靠度。整個電路在Altium Designer 9．O設計環(huán)境下設計實現(xiàn)。采用Altera公司的EP2C35F484C6型FPGA芯片進行FPGA部分的仿真，實驗和仿真的結果很好地實現(xiàn)了該方案的設計功能，并滿足高精度、高速度轉換的設計要求。
  • 關鍵字： FPGA  雙通道  測角系統(tǒng)  旋轉變壓器    

基于FPGA的復數(shù)浮點協(xié)方差矩陣實現(xiàn)

  • 基于FPGA的協(xié)方差矩陣運算的實現(xiàn)大多采用的是定點計算方式，在運算過程中，存在數(shù)據(jù)處理動態(tài)范圍小，容易溢出，截斷誤差等問題。加之以空間譜估計為研究背景的協(xié)方差矩陣運算，大多得到的是針對特殊陣列模型的實對稱矩陣，不具備通用性。針對定點運算的不足和該運算的適用范圍，研究了浮點運算和復數(shù)運算的特點，提出了基于復數(shù)矢量的浮點協(xié)方差運算的FPGA實現(xiàn)方案。在Altera＼stratix＼EP1S20F780C7中的仿真和調(diào)試結果表明了該方案的有效性。
  • 關鍵字： FPGA  浮點  協(xié)方差矩陣    

基于FPGA的軟件無線電調(diào)制器設計與實現(xiàn)

  • 針對數(shù)字基帶信號的特點和通信系統(tǒng)中對數(shù)字信號傳輸?shù)囊?，研究一種基于FPGA的DSP技術和DDS技術的軟件無線電調(diào)制器的設計方法。在FPGA平臺上設計具有ASK，F(xiàn)SK，PSK和QAM調(diào)制功能的軟件無線電調(diào)制器。該系統(tǒng)具有可重復編程和動態(tài)重構的優(yōu)點，使系統(tǒng)易于修改和功能升級，靈活性強。
  • 關鍵字： FPGA  軟件無線電  制器設計    

FPGA時序收斂

  • FPGA時序收斂,您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯?要不然就是有可能在您使用更高版本的工具鏈進行編譯時，它開始出錯。您檢查自己的測試平臺，并確認測試已經(jīng)做到 100% 的完全覆蓋，而且所有測試
  • 關鍵字： 收斂  時序  FPGA  

MP3數(shù)字播放機系統(tǒng)的FPGA設計

  • MP3數(shù)字播放機系統(tǒng)的FPGA設計,1 引 言

    MPEG（活動影像專業(yè)人員組織）是為數(shù)字音頻確定單一編碼和解碼（壓縮/解壓縮）方法于1988年建立的。1992年，國際標準組織（ISO）和國際電工委員會（IEC）為音頻和視頻編碼建立了MPEG1（ISO/IEC11172）標準
  • 關鍵字： FPGA  設計  系統(tǒng)  播放機  數(shù)字  MP3  

基于 FPGA XC3S1500開發(fā)板的太陽能自動跟蹤系統(tǒng)

  • 基于 FPGA XC3S1500開發(fā)板的太陽能自動跟蹤系統(tǒng),　　本設計采用傳統(tǒng)的視日運動跟蹤法，利用Xilinx公司提供的FPGA開發(fā)環(huán)境ISE，設計完成了基于XC3S1500開發(fā)板的太陽能自動跟蹤系統(tǒng)，以實現(xiàn)對太陽的全天候、全自動、實時精確控制?！　? 視日運動跟蹤法　　視日運動跟
  • 關鍵字： 自動  跟蹤  系統(tǒng)  太陽能  開發(fā)  FPGA  XC3S1500  基于  

基于FPGA的多模無線基站

  • 基于FPGA的多模無線基站,FPGA 類高性能可編程邏輯器件，正是多模無線基站的最佳構建平臺之一。Xilinx率先發(fā)布和量產(chǎn)的65nm平臺FPGA，則以大量先進技術和全新的設計有效增加了系統(tǒng)產(chǎn)品的生命周期并滿足了3G、LTE、IMT-Advanced等移動通信標準
  • 關鍵字： 基站  無線  多模  FPGA  基于  

基于DDS和FPGA技術的高動態(tài)擴頻信號源的研究

  • 提出一種基于DDS和FPGA技術的高動態(tài)擴頻仿真信號源的實現(xiàn)方案。采用了DDS技術的芯片AD9854和AD9850,能夠模擬多普勒頻移,實現(xiàn)高動態(tài)環(huán)境仿真。載波中心頻率變化范圍達到100kHz,變化率1.8kHz/s。
  • 關鍵字： FPGA  DDS  動態(tài)  擴頻    

一種基于FPGA的鎖相環(huán)位同步提取電路設計

  • 一般的位同步電路大多采用標準邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設計方法構成，具有功耗大，可靠性低的缺點。用FPGA設計電路具有很高的靈活性和可靠性，可以提高集成度和設計速度，增強系統(tǒng)的整體性能。本文給出了一種基于fpga的數(shù)字鎖相環(huán)位同步提取電路。
  • 關鍵字： FPGA  鎖相環(huán)  電路設計  位同步    

基于FPGA及DDS技術的USM測試電源的設計

  • 超聲波電機的運轉需要一個兩相相差90°(或可調(diào))的高頻交流信號源。本方案采用DDS技術的設計思路，用VHDL硬件描述語言對FPGA器件編程產(chǎn)生了兩相四路高頻信號。該信號經(jīng)過驅動隔離電路施加于H橋逆變器中，在電感的平滑作用下，生成了滿足USM測試要求的可調(diào)頻、調(diào)相、調(diào)幅的兩相高頻交流信號源，成功地對USM45電機進行了驅動測試。該電路可用于研究超聲波電機的運行狀態(tài)的研究及獲取其最佳工作點參數(shù)。
  • 關鍵字： 測試  電源  設計  USM  技術  FPGA  DDS  基于  

基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實現(xiàn)

  • 針對采用線性調(diào)頻信號的寬帶雷達系統(tǒng)，完成單通道高速數(shù)據(jù)采集和數(shù)字脈沖壓縮系統(tǒng)的工程實現(xiàn)。系統(tǒng)使用ADS5500完成14位、60 MSPS的數(shù)據(jù)采集，使用FPGA實現(xiàn)1 024點的數(shù)字脈沖壓縮。脈沖壓縮模塊采用快速傅里葉變換IP核進行設計，可以在脈沖壓縮的不同階段對其進行復用，分別完成FFT和IFFT運算，從而使硬件規(guī)模大大減少。系統(tǒng)采用塊浮點數(shù)據(jù)格式以提高動態(tài)范圍，同時減小截斷(或舍入)誤差對輸出信噪比的影響。
  • 關鍵字： FPGA  數(shù)字脈沖  壓縮系統(tǒng)    
共10086條 497/673 |‹ « 495 496 497 498 499 500 501 502 503 504 » ›|

fpga+mpu+mcu介紹

您好，目前還沒有人創(chuàng)建詞條fpga+mpu+mcu!
歡迎您創(chuàng)建該詞條，闡述對fpga+mpu+mcu的理解，并與今后在此搜索fpga+mpu+mcu的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473