首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

DM642平臺多路視頻處理系統(tǒng)的實時性分析

  • 　　引 言 　　視頻合成技術(shù)是圖像處理方面的一個重要應用，它將一個圖像的多個狀態(tài)或者多幅不同圖像進行合成，來實現(xiàn)虛擬面板、圖像疊加、模擬場景、圖像優(yōu)化等效果。多路視頻合成顯示技術(shù)是將通過多個途徑(如攝像機、PC機、網(wǎng)絡等)，采集而來的多路視頻信號進行處理，并按照實際所需進行顯示。 　　選擇適當?shù)暮诵奶幚硇酒?，對?shù)據(jù)量大、實時性高的視頻信號處理來說，是首要考慮的問題。美國TI公司推出的針對視頻和圖像解決方案的TMS320DM642型高性能數(shù)字媒體處理器，是TI公司C6000系列中一款基于DaVinci技
  • 關(guān)鍵字： DSP  DM642  視頻合成技術(shù)  TI  數(shù)字媒體處理器  

千兆高速采集系統(tǒng)的硬件電路設計

  • 　　1 ADC08D1000的結(jié)構(gòu) 　　ADC08D1000是NS(National Semiconductor，國家半導體)公司于2005年推出的雙通道低功耗的高速8位A／D轉(zhuǎn)換器，其最高單通道采樣頻率達l.3 GHz，全功率帶寬(FPBW)為1．7 GHz，在500 MHz標準信號輸入的情況下可以獲得7．4位的有效采樣位數(shù)。整個A／D轉(zhuǎn)換器用單電源1．9V供電，內(nèi)帶高質(zhì)量參考源和高性能采樣保持電路，每個通道均為差分輸入，采樣范圍可選為650 mV或870 mV(峰一峰值)。在高速數(shù)／模轉(zhuǎn)換系統(tǒng)中，有
  • 關(guān)鍵字： 硬件電路  NS  A／D轉(zhuǎn)換器  FPGA  LVDS  

基于TMS320F2812的DSP控制器設計及應用

  • 基于DSP芯片TMS320F2812的電機控制器設計，描述了其引導加載ROM、AD轉(zhuǎn)換單元、傳感器接口、cpld等電機控制外設電路的技術(shù)關(guān)鍵。還簡單介紹了其在調(diào)速系統(tǒng)中的應用。
  • 關(guān)鍵字： 設計  應用  控制器  DSP  TMS320F2812  基于  

外形似集成電路的完整 DC/DC 解決方案為基于 FPGA 的系統(tǒng)帶來切實益處

  • FPGA工藝尺寸的進步和更加靈活的設計配置、以及基于FPGA的系統(tǒng)取得的進步已經(jīng)使FPGA制造商充滿信心地進入了以前由微處理器和ASIC供應商壟斷的市場。最近，Xilinx的VirtexTM和Altera的Stratix產(chǎn)品系列分別推出了新器件，進一步縮小了性能差距，再次提高了性能標準。盡管這些器件的通用和可配置性吸引了系統(tǒng)設計師，但是控制這些器件內(nèi)部工作方式的設計規(guī)則及其外部接口協(xié)議的復雜性導致需要廣泛的培訓、基準設計評估、設計仿真和驗證。因此，F(xiàn)PGA供應商提供了詳盡的硬件和固件支持，旨在幫助系統(tǒng)設計
  • 關(guān)鍵字： DC/DC ，解決方案，F(xiàn)PGA  

安富利電子元件部推出Virtex-5 FXT FPGA評估工具套件

  • 　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出Xilinx® Virtex®-5 FXT FPGA 評估工具套件。該套件以Xilinx最新的Virtex-5 FXT 現(xiàn)場門陣列(FPGA)為基礎，還包括了一塊評估板、ISE® Design Suite 10.1 WebPACK™ 設計工具、評估版Embedded Development Kit (EDK)軟件、電源并能獲得參考設計和設計指南等資料。此套件成本低廉，是意圖研究Virtex-5 FXT平
  • 關(guān)鍵字： 安富利公司  安富利電子元件部  Xilinx  FPGA  評估工具套件  

基于定點DSP的MP3實時解碼器的設計與實現(xiàn)

如何處理好嵌入式DSP設計中的功耗優(yōu)化

  • 對基于數(shù)字信號處理器(DSP)的系統(tǒng)而言，優(yōu)化功耗是一項重要但往往難以實現(xiàn)的設計目標。現(xiàn)在，基于DSP的設備常常把以往各自獨立的多個應用結(jié)合起來，每一個應用都可能有多個工作模式。要得到這樣一個設備的功率分布是非常困難的一件事，更遑論整個復雜的系統(tǒng)。設計人員需要獲知盡可能多的最佳信息，以及能夠幫助他們優(yōu)化特定應用之功耗的技術(shù)和工具。
  • 關(guān)鍵字： 功耗  優(yōu)化  設計  DSP  處理  嵌入式  如何  

基于FPGA的高速流水線FFT算法實現(xiàn)

  • 　　0 引言 　　有限長序列的DFT(離散傅里葉變換)特點是能夠?qū)㈩l域的數(shù)據(jù)離散化成有限長的序列。但由于DYT本身運算量相當大，限制了它的實際應用。FFT(快速傅里葉變換)算法是作為DFT的快速算法提出，它將長序列的DFT分解為短序列的DFT，大大減少了運算量，使得DFT算法在頻譜分析、濾波器設計等領(lǐng)域得到了廣泛的應用。 　　FPGA(現(xiàn)場可編程門陣列)是一種具有大規(guī)?？删幊涕T陣列的器件，不僅具有專用集成電路(ASIC)快速的特點，更具有很好的系統(tǒng)實現(xiàn)的靈活性。FPGA可通過開發(fā)工具實現(xiàn)在線編程。與C
  • 關(guān)鍵字： FPGA  FFT  集成電路  DFT  

基于DSP的視頻采集系統(tǒng)設計

  • 　　0 引言 　　數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應用，設計一種功能靈活、使用方便、便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實用意義。 　　在研究基于DSP的視頻監(jiān)控系統(tǒng)時，考慮到高速實時處理及實用化兩方面的具體要求，需要開發(fā)一種具有高速、高集成度等特點的視頻圖象信號采集系統(tǒng)，為此系統(tǒng)采用專用視頻解碼芯片和復雜可編程邏輯器件(CPLD)構(gòu)成前端圖象采集部分。設計上采用專用視頻解碼芯片，以CPLD器件作為控制單元和外圍接口，以FIFO為緩存結(jié)構(gòu)，能夠有效地實現(xiàn)視頻信號的采集與讀取
  • 關(guān)鍵字： DSP  數(shù)據(jù)采集  視頻采集  CPLD  數(shù)字圖象處理  

一種基于TMS320C55x DSP的UART通信設計

  • 提出了一種直接利用DSP的MCBSP接口和DMA通道實現(xiàn)UART的方法，給出了使用C語言和CSL的編程方法。與傳統(tǒng)實現(xiàn)方法相比，具有實現(xiàn)成本低，硬件電路簡單，移植性強等特點，稍加修改可應用于C5000和C6000各系列芯片中。
  • 關(guān)鍵字： 通信  設計  UART  DSP  TMS320C55x  基于  

基于DSP的MP3解碼系統(tǒng)設計

  • 基于DSP實現(xiàn)MP3解碼系統(tǒng)的設計,采用高性能的立體聲音頻Codec芯片TLV320AIC23作為音頻信號數(shù)模轉(zhuǎn)換,DSP的兩個McBSP與其連接,分別作為配置接口和音頻數(shù)字接口,配置接口設置為SPI模式。USB與DSP接口實現(xiàn)MP3數(shù)據(jù)流與PC機之間的上傳與下載,存取MP3文件方便,存儲MP3文件的媒介選取大容量的存儲設備CF卡,系統(tǒng)選用可編程邏輯器件CPLD控制USB及CF卡的讀寫和片選。實驗證明該系統(tǒng)可以高質(zhì)量完成MP3解碼、播放。
  • 關(guān)鍵字： 系統(tǒng)  設計  解碼  MP3  DSP  基于  

多制式語音編解碼算法的DSP設計實現(xiàn)

  • 本文詳細描述了在TI (Texas Instruments) C55x系列DSP平臺上集成實時實現(xiàn)0.3kbps至16kbps多種速率語音編解碼算法的方法，及在現(xiàn)有C語言源代碼基礎上優(yōu)化匯編指令的技巧。
  • 關(guān)鍵字： 設計  實現(xiàn)  DSP  算法  語音  解碼  制式  

Altera Stratix III FPGA的LVDS I/O支持SGMII

  • 　　Altera公司今天宣布，Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質(zhì)無關(guān)接口(SGMII)。Stratix III LVDS I/O的接口速率達到1.25 Gbps，滿足SGMII嚴格的抖動性能要求，支持不含收發(fā)器的三速以太網(wǎng)(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網(wǎng)SGMII的可編程邏輯器件，降低了每個器件的成本和功耗，提供更多的接口。 　　Stratix III FPGA的SGMII
  • 關(guān)鍵字： Altera  Stratix III FPGA  SGMII  以太網(wǎng)  

OMAP35x實現(xiàn)高畫質(zhì)和直觀的用戶界面

  • 　　為了滿足消費者要求產(chǎn)品具備更加直觀的用戶界面、更強大的高級圖形效果，而且可以支持將各種設備連接至因特網(wǎng)等的需求，德州儀器(TI)推出采用ARM Cortex-A8內(nèi)核的OMAP35x系列處理器，可應用于便攜式導航設備、因特網(wǎng)設備，以及便攜式病人監(jiān)護設備等。 　　OMAP35x處理器進一步豐富了TI業(yè)經(jīng)驗證的領(lǐng)先無線手機技術(shù)，能夠幫助主流客戶滿足新市場領(lǐng)域的要求，如車載應用、消費類設備、嵌入式以及醫(yī)療設備等。這種集成的單芯片處理器將照片級真實感圖形效果與高級視頻DSP技術(shù)相結(jié)合，在市場上各種單芯片組合
  • 關(guān)鍵字： ARM  OMAP35x  DSP  OMAP3530  

突發(fā)通信中Turbo碼的FPGA實現(xiàn)

  • 　　Turbo碼一種低信噪比條件下也能達到優(yōu)異糾錯性能的信道編碼。早期為了強調(diào)Turbo碼接近香農(nóng)限的優(yōu)異性能，研究的碼字度非常大[1～2]，存在譯碼復雜度大、譯碼時延長等問題。突發(fā)數(shù)據(jù)通信以傳輸中小長度的數(shù)據(jù)報文業(yè)務為主，所以突發(fā)通信中的Turbo碼的碼長也是中等長度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應用，研究了短幀長Turbo碼編譯碼算法的FPGA實現(xiàn)。實現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復雜度和譯碼延時。最后仿真和測試了Turbo譯碼器的糾錯性能和吞吐量。 　　1 Turbo碼編碼器的F
  • 關(guān)鍵字： Turbo  FPGA  RSC  
共9889條 565/660 |‹ « 563 564 565 566 567 568 569 570 571 572 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473