1.引言 為了提高傳輸速率,擴大通信容量,減少信道數(shù)量,通常把多路信號復用成一路信號進行傳輸。在多種復用方式中,時分復用是一種常用的方式。時分復用是多路信號按照時間間隔共享一路信道進行傳輸。復接是
關鍵字:
實現(xiàn) FPGA 基于 FPGA
0 引言 目前基于FPGA和DSP結構的軟件無線電技術被廣泛應用在數(shù)字接收機設計中,雷達接收機領域的數(shù)字化技術也在日趨發(fā)展,如何借助數(shù)字化的軟硬件優(yōu)勢設計出易實現(xiàn)、靈活,并滿足不同性能指標和目的的數(shù)字接收
關鍵字:
FPGA 模塊化 雷達接收機 中的應用
Author(s): David Hakey - Medtronic, Inc. Patrick J. Ryan - Medtronic, Inc. Johnny Maynes - Medtronic, Inc. Industry: Electronics, Biotechnology Products: NI-VISA, LabVIEW, FPGA Module, PXI-7811R
關鍵字:
LabVIEW FPGA DAQ 自動
在具有32自由度仿人機器人中,為了每一個關節(jié)動作準確,可以采用分布式控制的體系結構。這里采用基于RS 485總線的TMS320F240DSP作為分布式關節(jié)控制器,非常適合于在機械臂內的狹小空間內安裝,并進行增量碼盤和速度檢測電路的設計以及相應的軟件設計等,完成了6個自由度機械臂分布式關節(jié)控制器設計,能夠滿足仿人機器人技術與系統(tǒng)的運動軌跡的要求。
關鍵字:
控制器 設計 關節(jié) 機器人 DSP 基于
1 設計任務及采用的器件 1.1 設計任務 (1)設計出小型化的地面?zhèn)鞲衅飨到y(tǒng),可在一定范圍內識別人員、輪式和履帶車輛目標,并發(fā)送識別結果到接收顯示子系統(tǒng)。探測范圍200-400米。 (2)技術參數(shù):額定輸入
關鍵字:
系統(tǒng) 設計 傳感器 地面 值守 無人 DSP
軟件無線電的出現(xiàn),是無線電通信從模擬到數(shù)字、從固定到移動后,由硬件到軟件的第三次變革。簡單地說,軟件無...
關鍵字:
FPGA 軟件無線電平臺
基于DSP的實時圖像處理系統(tǒng),引言 本文設計了基于TMS320C6000系列DSP的MPEG-4編碼器。將攝像頭獲取的圖像以MPEG-4標準進行實時壓縮并通過VGA實時顯示,同時把壓縮好的數(shù)據(jù)通過PCI總線傳輸給ARM控制器,經由ARM根據(jù)實際的需要進行視頻數(shù)據(jù)的網
關鍵字:
處理 理系 圖像 實時 DSP 基于 DSP
引言在利用DSP實現(xiàn)視頻實時跟蹤時,需要進行大量高速的圖像采集。而DSP本身自帶的FIFO并不足以支持...
關鍵字:
FPGA FIFO SDRAM DSP
引言 分頻器在CPLD/FPGA設計中使用頻率比較高,盡管目前大部分設計中采用芯片廠家集成的鎖相環(huán)資源 ,但是對于要求奇數(shù)倍分頻(如3、5等)、小數(shù)倍(如2.5、3.5等)分頻、占空比50%的應用場合卻往往不能滿足要求。
關鍵字:
CPLD FPGA 多功能 分頻器
引 言 整流器作為一種AC/DC變換裝置,其發(fā)展經歷了由不可控整流器(二極管整流)、相控整流器(晶閘管整流)到PWM整流器(門極可關斷功率開關管)的發(fā)展歷程。晶閘管相控整流和二極管不可控整流對電網諧波污染嚴重,且
關鍵字:
技術 研究 整流 PWM DSP TMS320LF2407 基于 DSP
基于DSP和FPGA的調幅廣播信號監(jiān)測系統(tǒng), 引言 隨著通信與廣播電視業(yè)務的發(fā)展,無線電頻譜迅速、大量的被占用,頻道擁擠和相互間干擾日趨嚴重,為了能有效地利用無線電頻譜,減少相互間的干擾,信號監(jiān)測業(yè)務隨之成為必要。調幅廣播信號監(jiān)測系統(tǒng)是用于實
關鍵字:
信號 監(jiān)測 系統(tǒng) 廣播 調幅 DSP FPGA 基于 DSP FPGA
0 引言 開關電源被譽為高效節(jié)能型電源。傳統(tǒng)的開關電源采用模擬控制技術,使用比較器、誤差放大器和模擬調變器等元器件來調整電源輸出電壓。模擬控制方法只適用于頻率高、電力小、功能少的開關電源,且存在控制
關鍵字:
研究 開關電源 控制 數(shù)字化 基于 電源 DSP
Altera 公司 (NASDAQ: ALTR) 今天宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識產權 (IP) 內核。Altera 的串行 RapidIO IP 內核可支持多達四條通道,每條通道速率為 5.0 GBaud,從而滿足了無線市場日益增長的帶寬和可靠性需求。該 IP 內核專門針對擁有多個嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化,并得到了Quartus® II 軟件 v9.1 的支持。
RapidIO 2.1 規(guī)范在許多應用中均可實
關鍵字:
Altera RapidIO FPGA Quartus
fpga+dsp介紹
您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條,闡述對fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473