fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

利用FPGA解決TMS320C54x與SDRAM的接口問(wèn)題

在DSP應(yīng)用系統(tǒng)中，需要大量外擴(kuò)存儲(chǔ)器的情況經(jīng)常遇到。例如，在數(shù)碼相機(jī)和攝像機(jī)中，為了將現(xiàn)場(chǎng)拍攝的諸多圖片或圖像暫存下來(lái)，需要將DSP處理后的數(shù)據(jù)轉(zhuǎn)移到外存中以備后用。從目前的存儲(chǔ)器市場(chǎng)看，SDRAM由于其性能價(jià)格比的優(yōu)勢(shì)，而被DSP開(kāi)發(fā)者所青睞。DSP與SDRAM直接接口是不可能的。 FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）由于其具有使用靈活、執(zhí)行速度快、開(kāi)發(fā)工具豐富的特點(diǎn)而越來(lái)越多地出現(xiàn)在現(xiàn)場(chǎng)電路設(shè)計(jì)中。本文用FPGA作為接口芯片，提供控制信號(hào)和定時(shí)信號(hào)，來(lái)實(shí)現(xiàn)DSP到SDRAM的數(shù)據(jù)存取。 1 SDRA
關(guān)鍵字： DSP FPGA SDRAM 單片機(jī) 嵌入式系統(tǒng) 存儲(chǔ)器

基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計(jì)

引言當(dāng)前，許多領(lǐng)域越來(lái)越多地要求具有高精度A/D轉(zhuǎn)換和實(shí)時(shí)處理功能。同時(shí)，市場(chǎng)對(duì)支持更復(fù)雜的顯示和通信接口的要求也在提高，如環(huán)境監(jiān)測(cè)、電表、醫(yī)療設(shè)備、便攜式數(shù)據(jù)采集以及工業(yè)傳感器和工業(yè)控制等。傳統(tǒng)設(shè)計(jì)方法是應(yīng)用MCU或DSP通過(guò)軟件控制數(shù)據(jù)采集的A/D轉(zhuǎn)換，這樣必將頻繁中斷系統(tǒng)的運(yùn)行，從而減弱系統(tǒng)的數(shù)據(jù)運(yùn)算能力，數(shù)據(jù)采集的速度也將受到限制。本文采用DSP+FPGA的方案，由硬件控制A/D轉(zhuǎn)換和數(shù)據(jù)存儲(chǔ)，最大限度地提高系統(tǒng)的信號(hào)采集和處理能力。系統(tǒng)結(jié)構(gòu) 整個(gè)采集卡包括信號(hào)調(diào)理、數(shù)據(jù)采集、數(shù)據(jù)
關(guān)鍵字： ADC DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 數(shù)據(jù)采集

2006年11月8日，Xilinx和Altera發(fā)布65nm工藝的FPGA

　　Xilinx在5月16日發(fā)布了Virtex-5系列FPGA，可以提供330 000個(gè)邏輯單元和1200個(gè)用戶I/O，邏輯性能比上一代Virtex-4平均提高30%。　　Altera公司在11月8日正式發(fā)布65nm工藝的Stratix III系列FPGA。與Stratix II相比，Stratix III的功耗降低了50%，性能提高了25%，密度是其兩倍。在解決低功耗問(wèn)題上，Stratix III FPGA采用了可編程功耗技術(shù)和可選內(nèi)核電壓技術(shù)。但目前只有Xilinx可以提供樣片，Altera將在2
關(guān)鍵字： Xilinx FPGA Virtex

Silicon Logic Engineering 新增高端FPGA 設(shè)計(jì)服務(wù)

SLE的服務(wù)，可協(xié)助客戶降低前期費(fèi)用，縮短設(shè)計(jì)和開(kāi)發(fā)時(shí)間致力于 “一次成功” 多元ASIC及ASIC系統(tǒng)設(shè)計(jì)的高端ASIC設(shè)計(jì)公司 Silicon Logic Engineering Inc. （SLE），在其提供的服務(wù)中新增高端FPGA設(shè)計(jì)服務(wù)。Silicon Logic Engineering是系統(tǒng)互連領(lǐng)域的領(lǐng)導(dǎo)廠商Tundra半導(dǎo)體公司（TSX代碼：TUN）旗下的設(shè)計(jì)服務(wù)分公司。技術(shù)產(chǎn)品公司可運(yùn)
關(guān)鍵字： Engineering FPGA Logic Silicon 單片機(jī) 高端FPGA 嵌入式系統(tǒng) 設(shè)計(jì)服務(wù) 消費(fèi)電子消費(fèi)電子

基于CORDIC算法的32位浮點(diǎn)三角超越函數(shù)之正余弦函數(shù)的FPGA實(shí)現(xiàn)

摘要：本文在傳統(tǒng)CORDIC算法的基礎(chǔ)之上，通過(guò)增加迭代次數(shù)，對(duì)參數(shù)進(jìn)行了優(yōu)化篩選，提高了運(yùn)算精度，使設(shè)計(jì)出的軟核能夠在精度要求較高的場(chǎng)合中運(yùn)行，如實(shí)時(shí)語(yǔ)音、圖像信號(hào)處理、濾波技術(shù)等。輸出數(shù)據(jù)經(jīng)過(guò)IEEE-754標(biāo)準(zhǔn)化處理，能夠直接兼容大多數(shù)處理器，擴(kuò)展了其應(yīng)用范圍。最終在Altera公司NiosⅡ處理器中通過(guò)增加自定義指令的方式完成了硬件實(shí)現(xiàn)。關(guān)鍵詞： CORDIC；自定義指令；IEEE-754標(biāo)準(zhǔn)化處理引言浮點(diǎn)超越函數(shù)的應(yīng)用領(lǐng)域十分廣泛，涉及航空航天、機(jī)器人技術(shù)、實(shí)時(shí)語(yǔ)音、圖
關(guān)鍵字： 0610_A CORDIC FPGA IEEE-754標(biāo)準(zhǔn)化處理消費(fèi)電子雜志_技術(shù)長(zhǎng)廊自定義指令消費(fèi)電子

65nm半導(dǎo)體工藝發(fā)展策略

摘要：本文研究Altera在65nm工藝上的工程策略，介紹公司如何為客戶降低生產(chǎn)和計(jì)劃風(fēng)險(xiǎn)，并同時(shí)從根本上提高密度、性能，及降低成本和功耗。關(guān)鍵詞： 65nm；FPGA；功耗引言Altera在65nm半導(dǎo)體制造工藝上的發(fā)展策略是充分利用先進(jìn)的技術(shù)和方法，以最低的成本為客戶提供性能最好的器件，同時(shí)降低客戶風(fēng)險(xiǎn)，保證產(chǎn)品盡快面市。Altera在130nm和90nm器件上的市場(chǎng)份額表明，有效控制高端半導(dǎo)體技術(shù)中存在的風(fēng)險(xiǎn)，能夠提高FPGA體系結(jié)構(gòu)在市場(chǎng)上的受歡迎程度。因此，早自2003
關(guān)鍵字： 0610_A 65nm FPGA 單片機(jī) 功耗嵌入式系統(tǒng) 雜志_技術(shù)長(zhǎng)廊

基于FPGA的線陣CCD數(shù)據(jù)采集系統(tǒng)

本文介紹了一種基于FPGA的線陣CCD數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)方法。
關(guān)鍵字： FPGA CCD 線陣數(shù)據(jù)采集系統(tǒng)

意法采用下一代ARM技術(shù)開(kāi)發(fā)手持多媒體設(shè)備

ARM Cortex-A8 處理器為下一代設(shè)備提供獨(dú)一無(wú)二的低功耗與高性能 ARM公司宣布：意法半導(dǎo)體[STMicroelectronics，（紐約證交所:STM）]授權(quán)獲得高性能的ARM® Cortex™-A8處理器。隨著在下一代移動(dòng)設(shè)備市場(chǎng)業(yè)務(wù)的擴(kuò)展，意法半導(dǎo)體決定為其移動(dòng)技術(shù)產(chǎn)品系列部署Cortex-A8處理器，為眾多價(jià)格適中的手機(jī)和便攜式多媒體設(shè)備提供臺(tái)式電腦的性能。通過(guò)將ARM Cortex-A8處理器的性能和功耗優(yōu)勢(shì)同其
關(guān)鍵字： ARM 單片機(jī) 多媒體嵌入式系統(tǒng) 手持通訊網(wǎng)絡(luò) 無(wú)線消費(fèi)電子移動(dòng)多媒體意法半導(dǎo)體消費(fèi)電子

DSP從容應(yīng)對(duì)FPGA挑戰(zhàn)

最近FPGA廠商在其產(chǎn)品中加入了更多的DSP功能，F(xiàn)PGA也可以實(shí)現(xiàn)以往由DSP來(lái)實(shí)現(xiàn)的標(biāo)準(zhǔn)和算法，在復(fù)雜的應(yīng)用中FPGA可以用作DSP的協(xié)處理器分擔(dān)DSP的處理任務(wù)，有些應(yīng)用FPGA甚至可以替代DSP。對(duì)這一趨勢(shì)，DSP廠商也持有自己的觀點(diǎn)和看法。TI半導(dǎo)體技術(shù)（上海）有限公司DSP業(yè)務(wù)發(fā)展經(jīng)理鄭小龍先生表示，F(xiàn)PGA屬于硬件可編程器件，而DSP是軟件可編程處理器，因此不難理解FPGA在發(fā)展中確實(shí)需要考慮增加軟件處理單元以增加實(shí)現(xiàn)一些算法標(biāo)準(zhǔn)的靈活性。當(dāng)然在一些復(fù)雜的應(yīng)用中DSP也確實(shí)需要增加一些處理單
關(guān)鍵字： FPGA

Flash 編程器的FPGA實(shí)現(xiàn)

1 引言閃速存儲(chǔ)器（FLASH Memory）以其集成度高、成本低、使用方便等許多優(yōu)點(diǎn)，廣泛應(yīng)用于通訊設(shè)備、辦公設(shè)備、家用電器、醫(yī)療設(shè)備等領(lǐng)域。利用其保存信息的非易失性和在線更新數(shù)據(jù)參數(shù)的特性，可將其作為具有一定靈活性的只讀存儲(chǔ)器（ROM）使用。現(xiàn)在的數(shù)字電路應(yīng)用系統(tǒng)設(shè)計(jì)中，經(jīng)常遇到大容量的數(shù)據(jù)存儲(chǔ)問(wèn)題。Flash由于容量大、存儲(chǔ)速度快、體積小、功耗低等諸多優(yōu)點(diǎn)，而成為應(yīng)用系統(tǒng)中數(shù)據(jù)存儲(chǔ)器件的首選。由于在研制實(shí)時(shí)信號(hào)處理系統(tǒng)時(shí)，需要一塊大容量的Flash來(lái)存儲(chǔ)坐標(biāo)變換的數(shù)據(jù)作查找表，因此
關(guān)鍵字： Flash FPGA 編程消費(fèi)電子消費(fèi)電子

QuickLogic PolarPro成為超低功耗FPGA領(lǐng)跑者

◊ 具備嵌入式SRAM的5μA功耗30萬(wàn)邏輯門(mén)已經(jīng)批量投產(chǎn) ◊ 兩款適于生產(chǎn)的新型PolarPro器件兌現(xiàn)了QuickLogic迅速將產(chǎn)品推向市場(chǎng)的承諾超低功耗可編程邏輯領(lǐng)先廠商QuickLogic® 公司（納斯達(dá)克交易代碼：QUIK）宣布，該公司的PolarPro QL1P300和QL1P200在功耗領(lǐng)域?qū)崿F(xiàn)了新的突破。這兩款配備了嵌入式SRAM的分別為30萬(wàn)
關(guān)鍵字： FPGA PolarPro QuickLogic 單片機(jī) 低功耗領(lǐng)跑者嵌入式系統(tǒng)

Ports模式下CY7C68013和FPGA的數(shù)據(jù)通信

引言通用串行總線（USB）具有快速、雙向、大批量傳輸、廉價(jià)以及可實(shí)現(xiàn)熱插拔等優(yōu)點(diǎn)，Cypress公司的FX2系列芯片之一CY7C68013是最早符合USB2.0標(biāo)準(zhǔn)的微控制器，集成了符合USB2.0的收發(fā)器、串行接口引擎（SIE）、增強(qiáng)型8051內(nèi)核以及可編程的外圍接口，實(shí)現(xiàn)基于USB2.0的接口數(shù)據(jù)通信，CY7C68013可配置成3種不同的接口模式；Ports（端口模式）、GPIF Master（可編程接口模式）和Slave FIFO（主從模式），其中，后兩種模式利用其內(nèi)部集成的可以獨(dú)立于微處理器
關(guān)鍵字： FPGA Ports USB 數(shù)據(jù)傳輸通訊網(wǎng)絡(luò) 無(wú)線

利用FPGA實(shí)現(xiàn)多路話音/數(shù)據(jù)復(fù)接設(shè)備

本文利用FPGA完成了8路同步話音及16路異步數(shù)據(jù)的復(fù)接與分接過(guò)程，并且實(shí)現(xiàn)了復(fù)接前的幀同步捕獲和利用DDS對(duì)時(shí)鐘源進(jìn)行分頻得到所需時(shí)鐘的過(guò)程。
關(guān)鍵字： FPGA 多路話音數(shù)據(jù)復(fù)接