用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

1　基于SRAM工藝FPGA的保密性問題

　　通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計(jì)算機(jī)通過下載電纜配置、用專用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲(chǔ)器加微控制器的方法配置。第一種方法適合調(diào)試設(shè)計(jì)時(shí)要用，第二種和第三種在實(shí)際產(chǎn)品中使用較多。第二種方法的優(yōu)點(diǎn)在于外圍電路非常簡(jiǎn)單，體積較小，適用于不需要頻繁升級(jí)的產(chǎn)品；第三種方法的優(yōu)點(diǎn)在于成本較低，升級(jí)性能好。

　　以上幾種方法在系統(tǒng)加電時(shí)，都需要將配置的比特流數(shù)據(jù)按照確定的時(shí)序?qū)懭隨RAM工藝的FPGA。因此，采用一定的電路對(duì)配置FPGA的數(shù)據(jù)引腳進(jìn)行采樣，即可得到配置數(shù)據(jù)流信息。利用記錄下來的配置數(shù)據(jù)可對(duì)另一塊FPGA芯片進(jìn)行配置，就實(shí)現(xiàn)了對(duì)FPGA內(nèi)部設(shè)計(jì)電路的克隆。典型
的克隆方法見圖1。

　　由于SRAM工藝的FPGA上電時(shí)的配置數(shù)據(jù)是可以被復(fù)制的，因此單獨(dú)的一塊FPGA芯片是無法實(shí)現(xiàn)有效加密的。FPGA芯片供應(yīng)商對(duì)位數(shù)據(jù)流的定義是不公開的，因此無法通過外部的配置數(shù)據(jù)流信息推測(cè)內(nèi)部電路。也就是說，通過對(duì)FPGA配置引腳的數(shù)據(jù)進(jìn)行采樣可得到配置信息。但也不能知道內(nèi)部電路結(jié)構(gòu)。如果在配置完成后使FPGA處于非工作狀態(tài)，利用另外一塊保密性較強(qiáng)的CPU產(chǎn)生密碼驗(yàn)證信息與FPGA進(jìn)行通信，僅在驗(yàn)證成功的情況下使能FPGA正常工作，則能有效地對(duì)設(shè)計(jì)進(jìn)行加密。具體電路結(jié)構(gòu)見圖2。

　　由上述討論可知，系統(tǒng)的加密能力主要由CPU的加密能力決定。這就要求CPU的加密算法要足夠復(fù)雜，使得對(duì)驗(yàn)證信息的捕獲與識(shí)別足夠困難。最常見的加密算法就是產(chǎn)生兩個(gè)偽隨機(jī)序列發(fā)生器：一個(gè)位于SRAM工藝的FPGA內(nèi)；另一個(gè)位于CPU內(nèi)。當(dāng)兩者匹配時(shí)，通過驗(yàn)斑點(diǎn)。對(duì)PN碼有兩點(diǎn)要求：一方面，要求偽隨機(jī)序列的長度足夠長，使得要捕獲整個(gè)序列不太可能；另一方面，偽隨機(jī)序列的線性復(fù)雜度要足夠高，使推測(cè)偽隨機(jī)序列的結(jié)構(gòu)不易實(shí)現(xiàn)。

　　通常采用的偽隨機(jī)碼發(fā)生器的反饋電路如圖3所示。實(shí)際中，可采用級(jí)數(shù)較高的線性反饋移位寄存器來產(chǎn)生偽隨機(jī)碼。如采用40級(jí)線性移位寄存器產(chǎn)生的最大序列的周期為2?40=10?12。若將所有偽隨機(jī)碼截獲并存儲(chǔ)，就需要1000Gb的存儲(chǔ)空間；若碼速率為50Kbps，捕獲時(shí)間將長達(dá)5555小時(shí)；當(dāng)增加移位寄存器的級(jí)數(shù)時(shí)，所需的存儲(chǔ)空間和捕獲時(shí)間都會(huì)呈指數(shù)增長，以至于難以實(shí)現(xiàn)。采用較為簡(jiǎn)單的線性反饋電路被推測(cè)出反饋結(jié)構(gòu)的可能性較大，因此實(shí)際的系統(tǒng)中，除了級(jí)數(shù)要較多之外，往往通過對(duì)多個(gè)線性移位寄存器產(chǎn)生的偽碼進(jìn)行特定運(yùn)算產(chǎn)生長碼，以增加所產(chǎn)生偽碼的線性復(fù)雜度。

　　在此采用40級(jí)線性反饋移位寄存器來產(chǎn)生偽隨機(jī)碼，特征多項(xiàng)式為20000012000005（八進(jìn)制表示）。其移位寄存器表示形式為：Bin=B23?XOR?B21XORB2XORB0，F(xiàn)PGA內(nèi)工作電路見圖4。

　　COMPARE_PN模塊完成對(duì)單片機(jī)發(fā)送的偽隨機(jī)碼和PNMA_PRODUCER模塊產(chǎn)生的偽隨機(jī)碼的比較：當(dāng)兩路相同，輸出1，不同時(shí)輸出0；若兩路偽碼完全匹配，則恒定輸出1，使USER_DESIGN電路正常工作，否則，輸出為類似于偽碼的信號(hào)，使USER_DESIGN電路不能正常工作。

　　4　FPGA內(nèi)的偽隨機(jī)碼產(chǎn)生電路

　　PNMA_PRODUCER模塊和來產(chǎn)生偽隨機(jī)碼，采用移位寄存器實(shí)現(xiàn)，具體電路見圖5。

LPM_SHIFTREG為移位寄存器模塊。移位寄存器ASET端為異步置位端，高電平有效，即ASET為高時(shí)，將初值85置入移位寄存器內(nèi)，LPMSHIFTREG模塊的“DIRECTION”設(shè)置為“RIGHT”即移位方向?yàn)橛乙?。Q[39..0]表示40位移位寄存器的各個(gè)狀態(tài)，SHIFTIN為串行輸入，SHIFTIN為Q0、Q2、Q21、Q23四個(gè)狀態(tài)異或運(yùn)算的結(jié)果。

　　系統(tǒng)加電時(shí)，單片機(jī)將ASET置為低電平，經(jīng)過一個(gè)非門，變成高電平使移位寄存器處于置位狀態(tài)。在配置完成后，單片機(jī)將ASET信號(hào)置為高電平，經(jīng)非門使移位寄存器正常工作。

　　利用移位寄存器電路產(chǎn)生偽隨機(jī)碼的電路非常簡(jiǎn)單，反饋邏輯也便于修改。 　　5　單片機(jī)驗(yàn)證偽碼的程序

　　在位尋址區(qū)（20H～2FH）定義了字節(jié)變量WORD1、WORD2、WORD3、WORD4、WORD5，用來存儲(chǔ)移位寄存器的40個(gè)狀態(tài)。其中Q0對(duì)應(yīng)WORD1.0，Q1對(duì)應(yīng)WORD1.1……Q39對(duì)應(yīng)WORD5.7。同時(shí)，在位尋址區(qū)定義了WORD6、WORD7、WORD8、WORD9，用來進(jìn)行后面的反饋邏輯計(jì)算
。

　　單片機(jī)一上電，首先將ASET腳清零，同時(shí)，也將PNMA腳清零，將初值55H作為移位寄存器的初始狀態(tài)，接著完成FPGA的上電配置工作。配置完成后，單片機(jī)檢測(cè)來自FPGA的外部中斷CONFDONE。如果配置完成，CONFDONE為高電；否則，為低電平。在檢測(cè)到CONFDONE為高電平，即配置完成后，單片機(jī)將ASET腳置為1，使能FPGA內(nèi)的偽碼發(fā)生電路工作，單片機(jī)產(chǎn)生偽隨機(jī)碼的流程。配置完成后，首先將Q0輸出到PNMA引腳，接著計(jì)算反饋邏輯輸入，將參與反饋運(yùn)算的幾個(gè)狀態(tài)運(yùn)算結(jié)果存在中間變量MID_VARY中。然后，對(duì)各個(gè)狀態(tài)進(jìn)行右移，為了提高運(yùn)算效率，使用了帶進(jìn)位C的字節(jié)循環(huán)右移指令。移位完成后，將MID_VARY存入Q39，再將新的Q0輸出到PNMA引腳，程序循環(huán)執(zhí)行產(chǎn)生偽隨機(jī)碼。

　　單片機(jī)核心源程序如下：

　　CLR　ASET；單片機(jī)上電后將ASET位清0

　　CLR　PNMA

　　MOV　WORD1，#55h

　　MOV　WORD2，#0

　　MOV　WORD3，#0

　　MOV　WORD4，#0

　　MOV　WORD5，#0；將55H作為移位寄存器的初值PEIZHI：

　　……；進(jìn)行FPGA的配置工作

　　JB　CONFDONE，PNPRODUCE；根據(jù)CONFDONE判斷配置是否完成

　　LJMP　PEIZHI；否則繼續(xù)配置

　　PNPRODUCE：SETB　ASET；配置完成后，將ASET腳置1

　　XMQLOOP：MOV　C，Q0

　　MOV　PNMA，C；將Q0輸出到PNMA引腳，作為PN碼

　　MOV　C，Q0

　　MOV　WORD6.0，C；用WORD6單元的0位來存Q0的狀態(tài)

　　MOV　C，Q2

　　MOV　WORD7.0，C；用WORD7單元的0位來存Q2的狀態(tài)

　　MOV　C，Q21

　　MOV　WORD8.0，C；用WORD8單元的0位來存Q21的狀態(tài)

　　MOV　C，Q23

　　MOV　WORD9.0，C；用WORD9單元的0位來存Q23的狀態(tài)

　　MOV　ACC，WORD6

　　XRL　A，WORD7

　　XRL　A，WORD8

　　XRL　A，WORD9；通過異或指令，計(jì)算反饋邏輯

　　MOV　C，ACC.0；反饋邏輯為Qin=Q0

　??；XOR　Q2　XOR　Q21　XOR　Q23

　　MOV　MID_VARY，C；將運(yùn)算后的狀態(tài)存到MID_VARY中右移運(yùn)算

　　MOV　ACC，WORD1

　　RRC　A；移位Q7～Q0

　　MOV　WORD1，A；移位后，保存到WORD1單元中

　　MOV　ACC，WORD2

　　RRC　A；移位Q15～Q8

　　MOV　WORD2，A；移位后，保存到WORD2單元中

　　MOV　Q7，C；將Q8的值賦到Q7

　　MOV　ACC，WORD3

　　RRC　A；移位Q23～Q16

　　MOV　WORD3，A；移位后，保存到WORD3單元中

　　MOV　Q15，C；將Q16的值賦到Q15

　　MOV　ACC，WORD4

　　RRC　A；移位Q31～Q24

　　MOV　WORD4，A；移位后，保存到WORD4單元中

　　MOV　Q23，C；將Q24的值賦到Q23

　　MOV　ACC，WORD5

　　RRC　A；移位Q39～Q32

　　MOV　WORD5，A；移位后，保存到WORD5單元中

　　MOV　Q31，C；將Q32的值賦到Q31

　　MOV　C，MID_VARY；將前面反

　　MOV　Q39，C

　　LJMP　XMALOOP?。焕^續(xù)產(chǎn)生下一代PN碼元

　　6　其它加密方法介紹及比較

　　對(duì)SRAM工藝的FPGA進(jìn)行加密，除了可以利用單片機(jī)實(shí)現(xiàn)外，還可以用E2PROM工藝的CPLD實(shí)現(xiàn)。與用單片機(jī)實(shí)現(xiàn)相比，利用CPLD的優(yōu)點(diǎn)在于可實(shí)現(xiàn)高速偽碼，但要在硬件電路中增加一塊CPLD芯片，使整個(gè)硬件電路復(fù)雜化，增加了成本。本文提供的加密方法考慮到配置完成后單片機(jī)處于空閑狀態(tài)，此時(shí)利用單片機(jī)進(jìn)行加密，不需要增加任何電路成本，使得整個(gè)系統(tǒng)硬件結(jié)構(gòu)十分簡(jiǎn)潔。本文提出采用長偽隨機(jī)碼來實(shí)現(xiàn)加密。如果采用其它的算法產(chǎn)生驗(yàn)證信息，并增加單片機(jī)與FPGA工作時(shí)信息實(shí)時(shí)交互，使得獲取驗(yàn)證信息的難度足夠大，也可以達(dá)到類似的加密效果。