fpga+arm 文章最新資訊

零基礎(chǔ)學(xué)FPGA（六）今天講習(xí)題

　　習(xí)題呢，來自夏雨聞老師的那本教材，就挑幾個(gè)感覺自己做著有點(diǎn)難度的寫寫吧　　 ? 　　這個(gè)題呢剛開始我是沒看明白，記得書上只講了我們習(xí)慣上的用法，這種用法我是沒見過，問了下別人才知道，Verilog中一般是左高右低。第一個(gè)沒問題，第二個(gè)，input [0:2] IP,習(xí)慣上我們這樣寫 input [2:0] IP，這里兩個(gè)是等價(jià)的，即表示第0 .1 .2 三位。第三個(gè)，wire [16:23] A,也是，左高右低，表示第16.17.....22. 23位，左高右低就這樣記就好了。
關(guān)鍵字： FPGA 夏雨聞寄存器

基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計(jì)

　　Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線的標(biāo)準(zhǔn)外設(shè)集合。MicroBlaze處理器運(yùn)行在150MHz時(shí)鐘下，可提供125 D-MIPS的性能，非常適合設(shè)計(jì)針對網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費(fèi)市場的復(fù)雜嵌入式系統(tǒng)。　　1 MicroBlaze的體系結(jié)構(gòu) 　　MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核，和其它外設(shè)IP核一起，可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計(jì)。MicroBlaze 處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和
關(guān)鍵字： MicroBlaze Xilinx FPGA

基于MicroBlaze嵌入式Web服務(wù)器設(shè)計(jì)

　　1 引言　　由于Internet技術(shù)的滲透，嵌入式系統(tǒng)正變得越來越智能化并具有越來越多的網(wǎng)絡(luò)友好特性。Web技術(shù)的飛速發(fā)展，給嵌入式系統(tǒng)進(jìn)入Internet提供絕佳的途徑。在現(xiàn)場儀表和企業(yè)設(shè)備層應(yīng)用嵌入式技術(shù)是企業(yè)監(jiān)控系統(tǒng)的發(fā)展趨勢。與現(xiàn)場總線技術(shù)相比，嵌入式技術(shù)不僅為開發(fā)者提供了大量的工具和函數(shù)庫，而且減少了傳統(tǒng)的客戶端，減少了二次開發(fā)的工作量;而把嵌入式技術(shù)和Internet技術(shù)結(jié)合起來，使得整個(gè)工控網(wǎng)絡(luò)易于和Internet實(shí)現(xiàn)無縫連接;現(xiàn)在多數(shù)企業(yè)控制網(wǎng)絡(luò)是通過專用線路進(jìn)行數(shù)據(jù)通信，其通信
關(guān)鍵字： MicroBlaze Xilinx FPGA

基于MicroBlaze軟核的液晶驅(qū)動(dòng)程序設(shè)計(jì)

　　1 MicroBlaze的體系結(jié)構(gòu) 　　MicroBlaze采用功能強(qiáng)大的32位流水線結(jié)構(gòu)，包含32個(gè)32位通用寄存器和1個(gè)可選的32位移位器，時(shí)鐘頻率可達(dá)150 MHz;在Virrex一4 FPGA上運(yùn)行速率高達(dá)120 DMIPS，僅占用Virtex—II Pro FPGA中的950個(gè)邏輯單元。MicroBlaze軟核的結(jié)構(gòu)框圖如圖1所示。它具有以下基本特征：　　①32個(gè)32位通用寄存器和2個(gè)專用寄存器(程序計(jì)數(shù)器和狀態(tài)標(biāo)志寄存器)。　?、?2位指令系統(tǒng)，支持3個(gè)操作數(shù)和2種尋
關(guān)鍵字： MicroBlaze GPIO FPGA

Microblaze在RFID閱讀器的軟硬件設(shè)計(jì)中的應(yīng)用

　　引言　　RFID 技術(shù)是從 20 世紀(jì) 80 年代走向成熟的一項(xiàng)自動(dòng)識(shí)別技術(shù)，近年來發(fā)展十分迅速。目前，在全世界，基于 RFID 技術(shù)的電子標(biāo)簽，使用已經(jīng) 非常廣泛了，這主要取決于它的特性，RFID 標(biāo)簽可以使用在幾乎所有的物理對象上。RFID 技術(shù)在工業(yè)自動(dòng)化，物體跟蹤，交通運(yùn)輸控制管理，防偽校園卡，電子錢包，行李標(biāo)簽，收費(fèi)系統(tǒng)，醫(yī)用裝置，電子物品的監(jiān)控和軍事用途等方面已經(jīng)得到了廣泛的應(yīng)用。例如第二代居民身份證，使用基于 ISO/IEC4443-B 標(biāo)準(zhǔn)的 13.56 MHz 電子標(biāo)簽，
關(guān)鍵字： Microblaze RFID閱讀器 FPGA FIFO

谷歌眼鏡改用英特爾芯片 ARM地位恐受影響

　　Google計(jì)劃在2015年以英特爾(Intel)芯片取代Google Glass上的安謀(ARM)芯片，可望使英特爾成為穿戴式裝置主力芯片廠商，更顯示出英特爾新芯片效能已逐漸趕上安謀。若其他移動(dòng)裝置廠商效法Google，恐憾動(dòng)安謀目前在移動(dòng)裝置市場的獨(dú)霸地位。　　據(jù)The Motley Fool報(bào)導(dǎo)，華爾街日報(bào)(WSJ)指出，Google Glass將在2015年以英特爾芯片取代原先經(jīng)安謀授權(quán)的德州儀器(TI)處理器，為市場投下震撼彈。　　過去由于業(yè)界普遍認(rèn)為ARM芯片成本較低且更省電，英特
關(guān)鍵字： Google 英特爾 ARM

ARM：各廠自定物聯(lián)網(wǎng)連接協(xié)定不影響開放發(fā)展

業(yè)內(nèi)普遍認(rèn)為物聯(lián)網(wǎng)應(yīng)以開放架構(gòu)進(jìn)行發(fā)展，但各大廠卻又各自提出不同的聯(lián)盟規(guī)范，ARM提出了自己的看法。
關(guān)鍵字： ARM 物聯(lián)網(wǎng)

基于SOPC的通用型JTAG調(diào)試器的設(shè)計(jì)

　　SOPC技術(shù)的發(fā)展，給仿真器指出了新的發(fā)展方向。所謂SOPC技術(shù)，就是指用可編程技術(shù)將整個(gè)系統(tǒng)放在一塊硅片上。在傳統(tǒng)設(shè)計(jì)中電路級相互獨(dú)立的各個(gè)系統(tǒng)被集成到一塊FPGA芯片中。　　SOPC的可重用性是一種先進(jìn)的設(shè)計(jì)思想。為了降低用戶的負(fù)擔(dān)，避免重復(fù)勞動(dòng)，將一些在數(shù)字電路中常用但比較復(fù)雜的功能模塊，比如SDRAM控制器等，設(shè)計(jì)成可修改參數(shù)的模塊，用戶在設(shè)計(jì)系統(tǒng)時(shí)可以直接調(diào)用這些模塊。這些特定的功能模塊被稱為IPcore(知識(shí)產(chǎn)權(quán)核)。由于IPcore通常是很成熟的，因此降低了開發(fā)風(fēng)險(xiǎn)。　　本文利用
關(guān)鍵字： SOPC JTAG FPGA

基于Flash和JTAG接口的FPGA多配置系統(tǒng)

　　引言　　針對需要切換多個(gè)FPGA配置碼流的場合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF(Compact Flash)存儲(chǔ)卡來替代配置用PROM，用專門的ACE控制芯片完成CF卡的讀寫，上位機(jī)軟件生成專用的ACE文件并下載到CF存儲(chǔ)卡中，上電后通過ACE控制芯片實(shí)現(xiàn)不同配置碼流間的切換[1]。　　System ACE的解決方案需要購買CF存儲(chǔ)卡和專用的ACE控制芯片，增加了系統(tǒng)搭建成本和耗費(fèi)了更多空間，而且該方案只能實(shí)現(xiàn)最多8個(gè)配置文件的切換，在面對更多個(gè)配置
關(guān)鍵字： Flash JTAG FPGA

三駕馬車?yán)瓌?dòng)移動(dòng)芯片向前

　　指令的強(qiáng)弱是衡量CPU性能的重要指標(biāo)，從現(xiàn)階段的主流體系結(jié)構(gòu)看，指令集可分為復(fù)雜指令集(CISC)和精簡指令集(RISC)兩部分，代表架構(gòu)分別是X86、ARM和MIPS，其中CISC體系主要用于服務(wù)器、PC、網(wǎng)絡(luò)設(shè)備等高性能處理器CPU，RISC體系多用于非X86陣營的高性能微處理器CPU。　　ARM架構(gòu)成為新興霸主　　隨著全球芯片消費(fèi)市場向移動(dòng)化遷移的趨勢愈加明顯，ARM的領(lǐng)先優(yōu)勢不斷增強(qiáng)并逐步成為新興霸主。近幾年來，ARM授權(quán)合作企業(yè)規(guī)模和芯片出貨量持續(xù)高速增長，截至2014年第一季度，A
關(guān)鍵字： ARM MIPS X86

【從零開始走進(jìn)FPGA】前言：哪些人適合做FPGA開發(fā)?

　　“FPGA目前非?；穑鱾€(gè)高校也開了FPGA的課程，但是FPGA并不是每個(gè)人都適合，F(xiàn)PGA講究的是一個(gè)入道，入什么道，入電子設(shè)計(jì)的道，就是說，這個(gè)過程，你得從電子設(shè)計(jì)開始，然后再學(xué)FPGA，而不是先從VHDL/Verilog開始，直接跳過數(shù)電模電。這一點(diǎn)非常重要，這涉及到你以后的發(fā)展高度的問題。我是過來人，我深刻體會(huì)到FPGA與數(shù)電模電的基礎(chǔ)的深層次聯(lián)系。對于本科生而言，你可以把FPGA當(dāng)作業(yè)余興趣，但不要把它當(dāng)成今后的飯碗，你可以保持這個(gè)興趣直到研究生讀完。從我招聘的情況來看，做FPG
關(guān)鍵字： FPGA Verilog SRAM

奧迪在量產(chǎn)車中選用Altera SoC FPGA，實(shí)現(xiàn)“導(dǎo)航駕駛”功能

　　Altera公司今天宣布，奧迪的高級輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場可編程門陣列(FPGA)，實(shí)現(xiàn)量產(chǎn)。奧迪是自動(dòng)駕駛汽車技術(shù)的領(lǐng)先者，奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴，他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能，突出奧迪在導(dǎo)航駕駛和駐車方面的優(yōu)勢，而這些是專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)解決方案無法實(shí)現(xiàn)的。　　Altera的Cyclone V SoC FPGA結(jié)合了可編程邏輯和雙核ARM C
關(guān)鍵字： Altera SoC FPGA

基于FPGA的FIR濾波器的誤差分析

　　數(shù)字濾波器作為數(shù)字信號(hào)處理技術(shù)的重要組成部分之一,已廣泛應(yīng)用于信號(hào)分離、恢復(fù)、整形等重要場合。在工程實(shí)踐中,往往要求對信號(hào)處理要有實(shí)時(shí)性和靈活性,而基于FPGA的FIR濾波器因其嚴(yán)格的線性相位和簡單的設(shè)計(jì)步驟而應(yīng)用廣泛。本文不僅對基于FPGA設(shè)計(jì)的FIR濾波器進(jìn)行了簡單的誤差分析,包括絕對誤差與相對誤差分析;而且還做出了該濾波器的頻譜,通過與MATLAB中仿真出的頻譜進(jìn)行比較分析,驗(yàn)證了該濾波器在工程應(yīng)用中是適應(yīng)的,滿足了設(shè)計(jì)的要求。　　基于FPGA的FIR濾波器的誤差分析.pdf
關(guān)鍵字： FPGA FIR濾波器

基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與仿真

　　實(shí)現(xiàn)數(shù)字化是控制系統(tǒng)的重要發(fā)展方向，而數(shù)字信號(hào)處理已在通信、語音、圖像、自動(dòng)控制、雷達(dá)、軍事、航空航天等領(lǐng)域廣泛應(yīng)用。數(shù)字信號(hào)處理方法通常涉及變換、濾波、頻譜分析、編碼解碼等處理。數(shù)字濾波是重要環(huán)節(jié)，它能滿足濾波器對幅度和相位特性的嚴(yán)格要求，克服模擬濾波器所無法解決的電壓和溫度漂移以及噪聲等問題。而有限沖激響應(yīng)FIR濾波器在設(shè)計(jì)任意幅頻特性的同時(shí)能夠保證嚴(yán)格的線性相位特性。利用FPGA可以重復(fù)配置高精度的FIR濾波器，使用VHDL硬件描述語言改變?yōu)V波器的系數(shù)和階數(shù)，并能實(shí)現(xiàn)大量的卷積運(yùn)算算法。結(jié)合MA
關(guān)鍵字： FPGA FIR 數(shù)字濾波器

基于XC2V1000型FPGA的FIR抽取濾波器的設(shè)計(jì)

　　1 引言　　抽取濾波器廣泛應(yīng)用在數(shù)字接收領(lǐng)域,是數(shù)字下變頻器的核心部分。目前,抽取濾波器的實(shí)現(xiàn)方法有3種：單片通用數(shù)字濾波器集成電路、DSP和可編程邏輯器件。使用單片通用數(shù)字濾波器很方便,但字長和階數(shù)的規(guī)格較少,不能完全滿足實(shí)際需要。使用DSP雖然簡單,但程序要順序執(zhí)行,執(zhí)行速度必然慢。現(xiàn)場可編程門陣列(FPGA)有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源,特別適用于數(shù)字信號(hào)處理,但長期以來,用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜,其原因主要是FPGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)?，F(xiàn)在,FPGA集成了乘法器
關(guān)鍵字： FPGA 抽取濾波器