fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

利用Altera增強(qiáng)型配置片實(shí)現(xiàn)FPGA動(dòng)態(tài)配置

1. 引言在當(dāng)今復(fù)雜數(shù)字電路設(shè)計(jì)中，大多采用以"嵌入式微控制器+FPGA"為核心的體系結(jié)構(gòu)此體系結(jié)構(gòu)中FPGA配置效率和靈活性的差異影響了產(chǎn)品的開周期和產(chǎn)品升級(jí)的易施性。傳統(tǒng)的FPGA配置方案(例如調(diào)試階段的專用下載電纜方式。成品階段的專用配置片方式)在成本、效率、靈活性方面都存在著明顯不足。針對(duì)這樣的實(shí)際問題，基于嵌入式微控制器與FPGA廣泛共存于復(fù)雜數(shù)字系統(tǒng)的背景，借鑒軟件無線電"一機(jī)多能"的思想，提出了一種對(duì)現(xiàn)有傳統(tǒng)FPGA配置方案硬件電路稍做調(diào)整并增加部分軟件功能。即可實(shí)現(xiàn)FPGA動(dòng)態(tài)配置的方
關(guān)鍵字： Altera FPGA 單片機(jī) 配置嵌入式系統(tǒng)

JPEG2000中嵌入式塊編碼的FPGA設(shè)計(jì)

隨著多媒體市場(chǎng)的迅猛發(fā)展，百萬像素的數(shù)碼相機(jī)、各種功能強(qiáng)大的彩屏手機(jī)等數(shù)字消費(fèi)產(chǎn)品逐漸普及。這些多媒體應(yīng)用均需要處理高質(zhì)量、高分辨率的大圖像，這對(duì)存儲(chǔ)介質(zhì)的容量和傳輸信道的帶寬都提出了新要求。圖像壓縮的國(guó)際標(biāo)準(zhǔn)JPEG已不能滿足這些新的要求，而且它在低碼率時(shí)還存在著方塊效率。因此，從1997年開始，JPEG委員會(huì)就致力于開發(fā)新的靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG2000,并在2000年8月形成了最終經(jīng)濟(jì)核草案，在2000年12月使其成為了國(guó)標(biāo)標(biāo)準(zhǔn)。 JPEG2000相比JPE
關(guān)鍵字： FPGA JPEG2000 單片機(jī) 嵌入式系統(tǒng)

賽靈思在中國(guó)IDF上展示全球性能最高的FPGA 加速模塊

　　賽靈思公司今天宣布將在本周舉辦的中國(guó)英特爾信息技術(shù)峰會(huì)（ Intel Developer Forum China）上展示全球性能最高的FPGA加速模塊。賽靈思計(jì)算加速平臺(tái)（ACP）采用基于FPGA的加速模塊滿足Intel基于FPGA的前端總線(FSB) 的要求并且展示了完全支持FSB的可插入Intel Xeon CPU插槽的Virtex-5 FPGA 模塊。　　賽靈思將展示通過Intel FSB總線在系統(tǒng)存儲(chǔ)器和最新的65nm Virtex&n
關(guān)鍵字： FPGA IDF 單片機(jī) 嵌入式系統(tǒng) 賽靈思模塊

Harris新視頻廣播路由器線路選用Altera Stratix II GX FPGA

　　Altera公司宣布，Harris公司在最近推出的Platinum™視頻廣播路由器線路中采用了Stratix® II GX開發(fā)套件和3Gbps串行數(shù)字接口(SDI)知識(shí)產(chǎn)權(quán)(IP) MegaCore®功能，使其開發(fā)時(shí)間縮短了幾個(gè)月。　　Harris廣播通信部總裁Tim Thorsteinson評(píng)論說：“Altera的SDI解決方案幫助我們節(jié)省了工程時(shí)間，保證了高清晰信號(hào)完整性。Altera為我們提供全面的開發(fā)支持，包括高質(zhì)量MegaCore，提高了我們工程團(tuán)隊(duì)的效能，使
關(guān)鍵字： Altera FPGA Stratix 單片機(jī) 嵌入式系統(tǒng)

賽普拉斯增加PSoC Designer對(duì)Windows Vista支持

　　賽普拉斯半導(dǎo)體公司宣布，其廣受歡迎的PSoC Designer™集成開發(fā)環(huán)境（IDE）現(xiàn)在已能夠支持在PC上運(yùn)行的微軟公司Vista™操作系統(tǒng)。此外，PSoC Designer Release 4.4還集成了新“用戶模塊”，用于賽普拉斯公司處于業(yè)內(nèi)領(lǐng)先水平的CapSense電容感應(yīng)解決方案、SD卡以及USB-UART。該用戶模塊包括此前發(fā)布的所有產(chǎn)品與服務(wù)套件，設(shè)計(jì)者可通過世界各地的互連網(wǎng)下載整個(gè)打包文件。　　PSoC Designer提供“拖放（drag and drop
關(guān)鍵字： PSoC Vista 單片機(jī) 嵌入式系統(tǒng) 賽普拉斯 SoC ASIC

賽靈思推出65nm FPGA Virtex-5的PCI Express開發(fā)套件

賽靈思公司宣布推出基于業(yè)界第一個(gè)列入PCI SIG集成商列表的65nm FPGA- Virtex-5的 PCI Express開發(fā)套件。包括一個(gè)開發(fā)套件和協(xié)議包文件在內(nèi)的完全解決方案可幫助設(shè)計(jì)人員加快1-8路 PCIe 應(yīng)用的設(shè)計(jì)，可幫助客戶加快通信和網(wǎng)絡(luò)、視頻和廣播、存儲(chǔ)和計(jì)算、工業(yè)以及航空和國(guó)防等多種市場(chǎng)應(yīng)用的產(chǎn)品速度。該開發(fā)套件為設(shè)計(jì)人員評(píng)估并放心地利用賽靈思PCI Express端點(diǎn)模塊完成設(shè)計(jì)提供了所需要的一切。賽靈思Virtex-5 FPGA內(nèi)建PCI Express端點(diǎn)模塊和低功耗3.2G
關(guān)鍵字： 65nm FPGA Virtex-5 單片機(jī) 嵌入式系統(tǒng) 賽靈思

將低成本FPGA用于視頻和圖像處理

FPGA已經(jīng)存在了十幾年的時(shí)間，在傳統(tǒng)概念中，F(xiàn)PGA價(jià)格昂貴，設(shè)計(jì)門檻較高，多用于通信和高端工業(yè)控制領(lǐng)域。最近幾年，低成本FPGA不斷推陳出新。半導(dǎo)體工藝的進(jìn)步不僅帶來FPGA成本的降低，還使其性能顯著提升，同時(shí)不斷集成一些新的硬件資源，比如內(nèi)嵌DSP塊、內(nèi)嵌RAM塊、鎖相環(huán)(PLL)、高速外部存儲(chǔ)器接口(DDR/DDR2)、高速LVDS接口等。在Altera公司90nm的Cyclone II FPGA內(nèi)部，還可以集成一種軟處理器Nios II及其外設(shè)，它是目前FPGA中應(yīng)用最為廣泛的軟處理器系統(tǒng)。
關(guān)鍵字： FPGA 單片機(jī) 嵌入式系統(tǒng) 視頻圖像處理

簡(jiǎn)化FPGA測(cè)試和調(diào)試

引言　　隨著FPGA的設(shè)計(jì)速度、尺寸和復(fù)雜度明顯增長(zhǎng)，使得整個(gè)設(shè)計(jì)流程中的驗(yàn)證和調(diào)試成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號(hào)有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)周期中最困難的流程。另一方面，幾乎當(dāng)前所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速的向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外，每一條物理鏈路的速度從600Mbps到高達(dá)10Gbps，高速IO的測(cè)試和驗(yàn)證更成為傳統(tǒng)專注于FPGA內(nèi)部邏輯設(shè)計(jì)的設(shè)計(jì)人
關(guān)鍵字： FPGA 測(cè)量測(cè)試

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

2007年4月10號(hào)，北京——澳大利亞悉尼的音頻產(chǎn)品系統(tǒng)專業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數(shù)字信號(hào)處理(DSP)優(yōu)勢(shì)，將采用了8塊電路板和64片DSP的設(shè)計(jì)精簡(jiǎn)為一塊Stratix® FPGA PCI卡。 Fairlight首席技術(shù)官Tino Fibaek說：“我們的水晶內(nèi)核(CC-1)體系結(jié)構(gòu)表明，Altera FPGA在DSP功能上的性價(jià)比非常優(yōu)異。采用了Altera的開發(fā)工具后，該項(xiàng)目成為我見過的進(jìn)展最為順利的項(xiàng)目。我們完成開發(fā)所花費(fèi)的時(shí)間僅是DSP
關(guān)鍵字： Altera DSP FPGA 單片機(jī) 嵌入式系統(tǒng)

MCS-51單片機(jī)與CPLD/FPGA接口邏輯設(shè)計(jì)

在功能上，單片機(jī)與大規(guī)模CPLD有很強(qiáng)的互補(bǔ)性。單片機(jī)具有性能價(jià)格比高、功能靈活、易于人機(jī)對(duì)話、良好的數(shù)據(jù)處理能力濰點(diǎn)；CPLD/FPGA則具有高速、高可靠以及開發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。以此兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。本文就單片機(jī)與CPLD/FPGA的接口方式作一簡(jiǎn)單介紹，希望對(duì)從事單片機(jī)和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。單片機(jī)與CPLD/FPGA的接口方式一般有兩種，即總線方式與獨(dú)立方式，分別說明
關(guān)鍵字： CPLD/FPGA MCS-51 單片機(jī) 邏輯設(shè)計(jì) 嵌入式系統(tǒng)

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

　　澳大利亞悉尼的音頻產(chǎn)品系統(tǒng)專業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數(shù)字信號(hào)處理(DSP)優(yōu)勢(shì)，將采用了8塊電路板和64片DSP的設(shè)計(jì)精簡(jiǎn)為一塊Stratix® FPGA PCI卡。　　Fairlight首席技術(shù)官Tino Fibaek說：“我們的水晶內(nèi)核(CC-1)體系結(jié)構(gòu)表明，Altera FPGA在DSP功能上的性價(jià)比非常優(yōu)異。采用了Altera的開發(fā)工具后，該項(xiàng)目成為我見過的進(jìn)展最為順利的項(xiàng)目。我們完成開發(fā)所花費(fèi)的時(shí)間僅是DSP器件體系結(jié)構(gòu)設(shè)計(jì)的三分
關(guān)鍵字： Altera DSP Fairlight FPGA 單片機(jī) 嵌入式系統(tǒng)

基于FPGA的簡(jiǎn)易可存儲(chǔ)示波器設(shè)計(jì)

摘要：　本文介紹了一種基于FPGA的采樣速度60Mbit/s的雙通道簡(jiǎn)易數(shù)字示波器設(shè)計(jì)，能夠?qū)崿F(xiàn)量程和采樣頻率的自動(dòng)調(diào)整、數(shù)據(jù)緩存、顯示以及與計(jì)算機(jī)之間的數(shù)據(jù)傳輸。關(guān)鍵詞：數(shù)據(jù)采集；數(shù)字示波器；FPGA 引言　　傳統(tǒng)的示波器雖然功能齊全，但是體積大、重量重、成本高、等一系列問題使應(yīng)用受到了限制。有鑒于此，便攜式數(shù)字存儲(chǔ)采集器就應(yīng)運(yùn)而生，它采用了LCD顯示、高速A/D采集與轉(zhuǎn)換、ASIC芯片等新技術(shù)，具有很強(qiáng)的實(shí)用性和巨大的市場(chǎng)潛力，也代表了當(dāng)代電子測(cè)量?jī)x器的一種發(fā)展趨勢(shì)，即向功能多、體積小、重量輕、
關(guān)鍵字： FPGA 測(cè)量測(cè)試可存儲(chǔ)示波器存儲(chǔ)器

科勝訊發(fā)布新的文件成像系統(tǒng)級(jí)芯片解決方案

　　日前，科勝訊系統(tǒng)公司發(fā)布應(yīng)用于傳真機(jī)的新一代文件成像系統(tǒng)級(jí)芯片（SoC），該器件具有完整的成像和通信功能。CX95410 基于科勝訊的可配置系統(tǒng)解決方案（CSS）架構(gòu)，有助于制造商將單個(gè)器件應(yīng)用于多個(gè)產(chǎn)品開發(fā)平臺(tái)，提供設(shè)計(jì)的靈活性和經(jīng)濟(jì)性。新的 SoC 以及與之配套的開發(fā)系統(tǒng)，為制造商提供了開發(fā)一臺(tái)完整的傳真機(jī)所必需的核心硬件和軟件。松下通信系統(tǒng)有限公司采用 CX95410 的新型傳真機(jī)系列已于今年 2 月在日本出貨。　　松下通信系統(tǒng)有限公司家庭通信部總經(jīng)理 Nobuaki Murai 表示：“
關(guān)鍵字： SoC 單片機(jī) 科勝訊嵌入式系統(tǒng)

瑞薩科技選用Synopsys IC Compiler 作為SoC設(shè)計(jì)流程解決方案

　　Synopsys宣布，瑞薩科技公司已采用Synopsys IC Compiler 下一代布局布線解決方案用于產(chǎn)品IC 的設(shè)計(jì)流程。隨著瑞薩設(shè)計(jì)項(xiàng)目的日益復(fù)雜化，他們需要滿足各種不同功能模式下的時(shí)序安排。在全面評(píng)估了所有備選方案之后，瑞薩最終選擇了 Synopsys IC Compiler 解決方案，因?yàn)榭梢酝ㄟ^其真正的多模式功能，經(jīng)并發(fā)優(yōu)化所有時(shí)序模式，從而實(shí)現(xiàn)期望的芯片性能。瑞薩同時(shí)也獲得了轉(zhuǎn)換時(shí)間更短和使用更加簡(jiǎn)便的優(yōu)勢(shì)。　　瑞薩科技公司設(shè)計(jì)技術(shù)部DFM & EDA 技術(shù)開發(fā)組部門經(jīng)理
關(guān)鍵字： SoC Synopsys 單片機(jī) 嵌入式系統(tǒng) 瑞薩科技 SoC ASIC

賽普拉斯為PSoC CapSense電容感應(yīng)解決方案推出兩種新型感應(yīng)方法

　　賽普拉斯半導(dǎo)體公司為PSoC® CapSense電容感應(yīng)解決方案推出了兩種新型感應(yīng)方法，為設(shè)計(jì)者提供業(yè)內(nèi)頂級(jí)性能。新方法以CapSense Sigma-Delta調(diào)制器（CSD）和CapSense逐步趨近（CSA）這兩種用戶模塊的形式在PSoC Designer™集成開發(fā)環(huán)境中提供給用戶。　　CSD用戶模塊可使按鈕、滑動(dòng)條、觸摸板和觸摸屏等在潮濕環(huán)境下仍能實(shí)現(xiàn)無缺陷運(yùn)行，并具有出色的溫度響應(yīng)，從而為白色家電及其他對(duì)濕度敏感的系統(tǒng)提供極佳的性能。高水準(zhǔn)判斷邏輯可補(bǔ)償溫度、濕度以及
關(guān)鍵字： CapSense PSoC 電容感應(yīng) 電源技術(shù) 賽普拉斯 SoC ASIC